S
Saikat
Guest
Heeft iemand in staat geweest om de ML402's DDR SDRAM te spelen met een
MIG-generated DDR-controller, in tegenstelling tot de EDK PLB / OPB DDR-controller?Ik heb gegenereerd DDR SDRAM interface kern uit MIG, maar niet in staat om bit bestand met de pin vergrendeling als inplemented in het bestuur te genereren.DDR_CLK en DDR_CLKn signalen worden aangedreven via A10 en B10 pinnen van de FPGA (V4SX35), maar ISE9.1 is niet mogelijk maakt om die signalen kaart om de IOBs als uitgangssignaal.
Any help?
MIG-generated DDR-controller, in tegenstelling tot de EDK PLB / OPB DDR-controller?Ik heb gegenereerd DDR SDRAM interface kern uit MIG, maar niet in staat om bit bestand met de pin vergrendeling als inplemented in het bestuur te genereren.DDR_CLK en DDR_CLKn signalen worden aangedreven via A10 en B10 pinnen van de FPGA (V4SX35), maar ISE9.1 is niet mogelijk maakt om die signalen kaart om de IOBs als uitgangssignaal.
Any help?