CORDIC

[omara007]

Hi guys ..

Iedereen heeft alle informatie over hoe u de CORDIC algoritme berekent zeggen de fase van een bepaalde input vector in een klokcyclus?..met andere woorden, de huidige algoritme dat ik niet uitvoeren voor de berekening in de pijplijn stadia van vele cycli.Effectief is het de CORDIC IP beschikbaar vanaf OpenCores, dat de CORDIC uitvoert op FPGA.

Het probleem is dat dit IP effectief doelstellingen FPGA en ASIC niet als de codering stijl is obviousely vrij van RESET's!..en bovendien duurt het veel klok cycli (20) voor de berekening van de fase van een bepaalde input vector.!..

Elke hint hoe de berekening van deze fase ding als een klok cyclus?

 

[nand_gates]

CORDIC is een iteratief algorithum kun je geen antwoord verwachten in slechts enkele stap
Ofcource je het niet kan verminderen.van eterations door te offeren nauwkeurigheid!
Met behulp van pijp voering kunt u resulteren in per klok!met 20 clks van latentie!

Ander alternatief is vermenigvuldig je ur CLK met 20 en gebruiken voor CORDIC logica
u krijgt resulteren in een klok!

 

[ani_edaboard]

Ja, het basisidee van de CORDIC algoritme is voor het berekenen van een bepaalde hoek in toevoegingen / aftreksels van een aantal fundamentele difined hoeken die overeenkomt met de arctan van 2 van de bevoegdheden.De hele procedure is iteratief en u kunt niet verwachten te doen in een cyclus anders dan door pipelinning waar u losse sommige cycli als latentie.

Als u wilt voorkomen dat de incubatietijd u kunt gebruik maken van look-up tabellen om de waarde van Cos of Sines van ur nodig hoeken slaan.Het is even haalbaar FPGA of ASIC.Het kan een botte manier om het probleem op te lossen, maar tegenwoordig mensen r het gebruik van de techniek voor het gemak.

 

[omara007]

ani_edaboard wrote:Als u wilt voorkomen dat de incubatietijd u kunt gebruik maken van look-up tabellen om de waarde van Cos of Sines van ur nodig hoeken slaan.
Het is even haalbaar FPGA of ASIC.
.

 

[arunragavan]

Omara maar zolang je hebt opgeslagen inputs in LUT .. je kunt altijd werken aan het .. did u proberen met LUT?als ani zei dat je kunt zeker verminderen de latentie ..

met groet,
Arun

 

[omara007]

arunragavan wrote:

Omara maar zolang je hebt opgeslagen inputs in LUT .. je kunt altijd werken aan het .. did u proberen met LUT?
als ani zei dat je kunt zeker verminderen de latentie ..met groet,

Arun

 

[eda_wiz]

Omara hi ..
U didnt vermelden vereist klok snelheid voor de berekening CORDIC arctan .. Ook de bitwidth van I / Q-waarden ..
Als uw klok snelheid is minder dan 20Mhz en uw proces 13u of beter ..je kunt doen arctan de berekening in een klokcyclus met 7 tot klassieke cordic iteraties (assumiing minder dan 9 bit I / Q-ingangen) ..

Ik heb onlangs uitgevoerd een 6 klok latency Cordic voor ongeveer 150 MHz in TSMC ,13 u..natuurlijk wanneer u iteraties te beperken of te verminderen operand bitwidths u kan het sneller, maar met minder nauwkeurigheid ...

andere optie is het gebruik van gemodificeerde snel cordic algoritmen ...unfortnuately de meeste van de voorgestelde algoritmen kunnen niet worden gebruikt in Coridc Vectoring modus ..

2 van de zeer weinige kranten vond ik voor hoge snelheid cordic Vectoring modus is bijgevoegd hieronder ..met behulp van snelle algoritmen verhoogt de oppervlakte .. nog veel beter dan LUT-gebaseerde aanpak interms van silicium gebied.

wanneer u geïnteresseerd bent in het ontwikkelen van hardware gebaseerd op een van deze papieren letme weten.
Sorry, maar je moet inloggen om deze gehechtheid

 

[omara007]

whizkid wrote:

Omara hi ..

U didnt vermelden vereist klok snelheid voor de berekening CORDIC arctan .. Ook de bitwidth van I / Q-waarden ..

Als uw klok snelheid is minder dan 20Mhz en uw proces 13u of beter ..
je kunt doen arctan de berekening in een klokcyclus met 7 tot klassieke cordic iteraties (assumiing minder dan 9 bit I / Q-ingangen) .. whizkid

 

[eda_wiz]

Quote:

De vereiste klok is 8 MHz ..
en het proces is 13u ..
maar de I / Q zijn 16-bits ..

 

[omara007]

whizkid wrote:Quote:

De vereiste klok is 8 MHz ..
en het proces is 13u ..
maar de I / Q zijn 16-bits ..

 

[kelvin_bao]

is iedere instelling weten waar u gebruik van het model CORDIC meest?
lijkt dit algoritme zeer nuttig

 

[omara007]

kelvin_bao wrote:

is iedere instelling weten waar u gebruik van het model CORDIC meest?

lijkt dit algoritme zeer nuttig

 

[echo47]

kelvin_bao wrote:

is iedere instelling weten waar u gebruik van het model CORDIC meest?

lijkt dit algoritme zeer nuttig

 

[eda_wiz]

Quote:

Waarom denk je dat de bandbreedte is te veel?
..
Ik ben Ontwerpen een ontvanger en het monster breedte is optioneel

 

[kachuisa]

CORDIC, wat betekent het?

 

[newbiebk]

Ohja, die kan praten over CORDIC?Ik weet het niet

 

[echo47]

Hier is een mooie webpagina van CORDIC info:
http://www.andraka.com/cordic.htm

 

[omara007]

whizkid wrote:

Wat mij verbaast is dat, hoe u aangekomen op de 16 bit monster breedte (meestal geselecteerd op basis van de vereiste nauwkeurigheid) ..

Zelfs bij zeer hoge snelheid draadloze basebands (zeg UWB. Datarate = 480Mbits/sec), de vereiste nauwkeurigheid is niet zo hoog ..

whizkid

 

[eda_wiz]

Quote:

Ik heb 802.11a/b/g systemen ontworpen voor en gebruikten we 16-bit monster en ..
Er zijn geen kosten betaald tegen het gebruik van 16-bit monster indien u een zeer nauwkeurige systeem te bouwen ..

 

[omara007]

whizkid wrote:

wanneer u een Matlab / SPW model U kunt de bitwidth en controleer de charateristics .. btw die WPAN systeem ur ontwerpen?

whizkid