C
cvc.training
Guest
Snelle feiten:
Wanneer: 1 jun 2009, 4PM te 6PM
Waar: kamer kamer, Mentor Graphics, Hyderabad
Agenda: 1 uur: SystemVerilog taal tutorial.45 min: Case study, 15 min.: Q & A
Wie: Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.LtdKosten: Geen kosten, maar beperkte ruimte, first-come-first-serve
IEEE 1800, SystemVerilog is een belangrijke uitbreiding tot Verilog-2001, het toevoegen van nieuwe functies aan Verilog voor de controle,
het ontwerp en de synthese.Toebehoren scala van eenvoudige verbeteringen aan bestaande constructies, toevoeging van nieuwe taal construeert op de opneming van
volledige Object-Oriented functies.Met uitgebreide ondersteuning van alle grote EDA-leveranciers, SystemVerilog is de meest geprefereerde Design-Verificatie taal in het bedrijfsleven op dit moment.
Wij bij CVC (www.cvcblr.com) zijn op de top van geavanceerde verificatie-technologieën voor het verleden een half decennium.Als onderdeel van onze Controle op Wielen (gelofte) series, we zijn blij te kunnen aankondigen van een 2-uur-seminar over SystemVerilog in actie.
Agenda:
Inleiding tot SystemVerilog
Quick-brand SystemVerilog taal tutorial
Monster toepassingen van SystemVerilog naar domeinen als: Netwerken, processor, beeldverwerking
Case study over een ingewikkeld kruispunt weefsel ontwerp
Lucky trekken - een winnaar krijgt een boek over SystemVerilog
Om deel te nemen aan dit seminar, bevestigt uw inschrijving door een mail te sturen naar evenementen (at) cvcblr.com met een onderwerp als VoW_HYD Seminar.Gelieve de volgende gegevens in uw e-mail.
Naam:
Naam bedrijf:
Officiële Email ID:
Rol:
Contact Nummer:
Locatie:
Mentor Graphics India Pvt
LtdBoard Room, 6-3-552, Sri Ram Towers
Somajiguda, Hyderabad-500082
Tel: 040 66374000
Korte Bio:
Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltdhttp://www.linkedin.com/in/svenka3
Meer dan 13 jaar ervaring in VLSI Design & Keuring
Ontworpen en Verified ASICs van blok niveau SoC.Ook betrokken bij gedrags-modellering voor ADC / DAC enz.
Architected, uitgevoerd verscheidene pre-Si verificatie omgevingen voor diverse domeinen: Netwerken, communicatie & beeldverwerking
Co-auteur van toonaangevende boeken in de Verificatie domein.
Werkte bij Philips, RealChip, Intel, Synopsys in diverse capaciteiten.
Betrokken bij de VMM basisklasse ontwikkeling
Presented papers, handleidingen in verschillende conferenties, publicaties en wegen.
Uitgevoerd workshops en trainingen op het gebied van PSL, SVA, SV, VMM, E, ABV, CDV en OOP voor verificatie
Laadruimen M. Tech in VLSI Design uit prestigieuze IIT, Delhi.
Groeten
Jagadeesh
Wanneer: 1 jun 2009, 4PM te 6PM
Waar: kamer kamer, Mentor Graphics, Hyderabad
Agenda: 1 uur: SystemVerilog taal tutorial.45 min: Case study, 15 min.: Q & A
Wie: Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.LtdKosten: Geen kosten, maar beperkte ruimte, first-come-first-serve
IEEE 1800, SystemVerilog is een belangrijke uitbreiding tot Verilog-2001, het toevoegen van nieuwe functies aan Verilog voor de controle,
het ontwerp en de synthese.Toebehoren scala van eenvoudige verbeteringen aan bestaande constructies, toevoeging van nieuwe taal construeert op de opneming van
volledige Object-Oriented functies.Met uitgebreide ondersteuning van alle grote EDA-leveranciers, SystemVerilog is de meest geprefereerde Design-Verificatie taal in het bedrijfsleven op dit moment.
Wij bij CVC (www.cvcblr.com) zijn op de top van geavanceerde verificatie-technologieën voor het verleden een half decennium.Als onderdeel van onze Controle op Wielen (gelofte) series, we zijn blij te kunnen aankondigen van een 2-uur-seminar over SystemVerilog in actie.
Agenda:
Inleiding tot SystemVerilog
Quick-brand SystemVerilog taal tutorial
Monster toepassingen van SystemVerilog naar domeinen als: Netwerken, processor, beeldverwerking
Case study over een ingewikkeld kruispunt weefsel ontwerp
Lucky trekken - een winnaar krijgt een boek over SystemVerilog
Om deel te nemen aan dit seminar, bevestigt uw inschrijving door een mail te sturen naar evenementen (at) cvcblr.com met een onderwerp als VoW_HYD Seminar.Gelieve de volgende gegevens in uw e-mail.
Naam:
Naam bedrijf:
Officiële Email ID:
Rol:
Contact Nummer:
Locatie:
Mentor Graphics India Pvt
LtdBoard Room, 6-3-552, Sri Ram Towers
Somajiguda, Hyderabad-500082
Tel: 040 66374000
Korte Bio:
Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltdhttp://www.linkedin.com/in/svenka3
Meer dan 13 jaar ervaring in VLSI Design & Keuring
Ontworpen en Verified ASICs van blok niveau SoC.Ook betrokken bij gedrags-modellering voor ADC / DAC enz.
Architected, uitgevoerd verscheidene pre-Si verificatie omgevingen voor diverse domeinen: Netwerken, communicatie & beeldverwerking
Co-auteur van toonaangevende boeken in de Verificatie domein.
Werkte bij Philips, RealChip, Intel, Synopsys in diverse capaciteiten.
Betrokken bij de VMM basisklasse ontwikkeling
Presented papers, handleidingen in verschillende conferenties, publicaties en wegen.
Uitgevoerd workshops en trainingen op het gebied van PSL, SVA, SV, VMM, E, ABV, CDV en OOP voor verificatie
Laadruimen M. Tech in VLSI Design uit prestigieuze IIT, Delhi.
Groeten
Jagadeesh