constante stroom vdsat waarden van PMOS en NMOS

[lhlbluesky]

voor SMIC 0,18 um-technologie, wat is de juiste waarde van de vdsat voor PMOS en NMOS? 100 ~ 200 mV is ok? Als vdsat te groot is of klein, wat is de invloed? Als vdsat is minder dan 50mV, wat is het probleem? kan dit van invloed hoek analyse?

 

[chungming]

De Vds ≥ VGS-Ve als MOSFET werken in verzadiging regio. U moet kiezen voor een goede werking punt, door te doen dat je nodig hebt om Vgs spanning op te geven. Dus de Vdsat = Vgs-Vth, dit is de kleine VDS vaule voor MOSFET die in verzadiging regio. Als vdsat te groot is, zal de spanningsslag verminderd. Als vdsat te klein, Vgs-Vth waarde klein ook, de Ids ook klein. Kan de huidige rijvaardigheid is niet voldoende om de gewenste specificaties (zoals GBW van de opamp .....). U kunt kijken wat analoog ontwerp boek, net als Sansen, Razavi, grijs ........

 

[lhlbluesky]

een andere reden? pls?

 

[ch1k0]

vdsat 150mV ok, grote gm voor de huidige Id. vdsat 50mV is zwak inversie, het model is niet goed. zwakke inversie goed voor een zeer laag vermogen, lage snelheid.

 

[quaternion]

[Quote = ch1k0] vdsat 150mV ok, grote gm voor de huidige Id. vdsat 50mV is zwak inversie, het model is niet goed. zwakke inversie goed voor een zeer laag vermogen, lage snelheid. [/quote] Zijn deze waarden gelden ook voor 0,13 um technologie?

 

[ashish_chauhan]

Ik zal eens met CH1K0 ... 50mV is te laag ... er staat direct MOS is in subthreshold ... U kunt chaeck thisin de OP resultaten van de analyse ...

 

[ch1k0]

[Quote = viertal] [quote = ch1k0] vdsat 150mV ok, grote gm voor de huidige Id. vdsat 50mV is zwak inversie, het model is niet goed. zwakke inversie goed voor een zeer laag vermogen, lage snelheid. [/quote] Zijn deze waarden gelden ook voor 0,13 um technologie? [/quote] een CMOS-technologie ... Verzadiging in subthr is ~ 125mV, Vdsat ~ 150mV is matig inversie, VGS-Ve ~ 200mV voor deze Vdsat. Run simulatie zien je te wissen.

 

[lhlbluesky]

Als vdsat is 70mv in 0.18um-technologie, wat is het probleem dat kan leiden, pls? als ik te simuleren in verschillende hoek voor ac-en tran-analyse, het lijkt erop dat er geen probleem; ok?

 

[analog_prodigy]

Als Vdsat zeer laag zeggen rond 50mV wij maar soms de werking van MOSFET verzekeren in verzadiging na constructie (door zwakke inversion) en ook afhankelijk / snelheids applicaion. Als het voor de snelheid, moet vdsat meer en als u wilt high gain, het moet minder.

 

[rajanarender_suram]

kan het ok voor hoek analyse, maar als vdsat is laag dan de volgende effecten 1 op) S / N zal zijn slechter. 2) mathing tussen de transistoren met een lage Vdsat zal slecht 3) snelheid van de transistor af

 

[quaternion]

Nou! Wat zijn de parameters die de controle Vdsat? Wat ik weet dat het varieert met: (VGS - Ve), Maat, Stroom (die afhankelijk zijn van VdS, ..), .. ?

 

[saralari]

0,1 tot 0,25 is en

 

[Loktik_Vitalij]

Welke waarden van de VGS worden vaak gebruikt? Wat de hoogste cijfers, weten we dat we nooit willen de high-current of snelheid-verzadiging regio in te voeren. We blijven uit de buurt van de overgang wijzen op snelheid verzadiging. Het 0,5 V echter voor huidige technologie. Op de low-end huidige, willen wij niet aan de zwakke-inversie huidige regio of te gebruiken. De absolute waarden van de stromen en de transconductantie zo klein geworden dat de ruis zeer groot. Bovendien kan slechts lage snelheden worden verkregen. Er zijn sommige toepassingen waar lage signaal-ruisverhouding en een lage snelheid geen probleem. Voorbeelden hiervan zijn biomedische toepassingen en biotelemetrie. In de meeste andere toepassingen echter, moeten we betere ruis prestaties en hogere snelheden. Daarom willen we in de buurt van zwakke inversie werken, maar er niet in. Typische waarden VGS-VT waarden tussen 0.15 en 0.2 V.