configureerbare blok rom met behulp van VHDL

R

rali

Guest
hoi,
Ik wil een blok rom met generieke lees breedte en diepte in vhdl.i lees' m met behulp van modelsim se.Can Xilinx kern gen blok rom worden gebruikt om de generieke lees breedte en diepte of een VHDL-code moet worden geschreven te concluderen blok rom.The ontwerp wordt gesynthetiseerd in xilnx Virtex 2 FPGA.

 
Ik denk dat het zou moeten werken.
Ik heb gebruik gemaakt van de kern gen blokkeert, maar ze waren voor Verilog-bestanden en
didnt gezicht eventuele problemen ...

Haneet

 
Ik heb gebruik gemaakt van de coregen blokken .. Ze werken well.But niet generic.You te specificeren breedte en de breedte in de coregen en genarate.
Instantiëren de gegenereerde blok.

 
bedankt voor de antwoorden.
Ook ik dacht dat de kern gen blokkeert noodzaak de breedte en diepte fixed.So om een generieke rom Ik
neem het schrijven van een VHDL-code voor de rom?kan iemand me alsjeblieft handleiding hoe te concluderen blok rom.

 
Na het genereren van RAM-geheugen met een vaste breedte en diepte ik gebruikt voor het maken van verschillende diepte met "genereren" functie in VHDL.
Genereren met behulp van verklaring u kan variëren de diepte van het RAM-geheugen.

 
Hartelijk dank voor uw jongens help.i 'm niet gebruikt Xilinx kern gen.i ben het schrijven van de VHDL-code voor de rom voor nu.

 
rali schreef:

Hartelijk dank voor uw jongens help.i 'm niet gebruikt Xilinx kern gen.i ben het schrijven van de VHDL-code voor de rom voor nu.
 
Ik wilde een herconfigureerbare rom, lees de breedte en de diepte kan worden niet standaard maten en moeten worden veranderd, zodat het onderdeel met behulp van de rom kunnen worden getest voor de uitvoering met behulp van verschillende wordlengths.
eigenlijk zijn er vele maten van arrays te lezen, afhankelijk van de configuratie, 3x3, 5x5, 9x9 en zo on.the individuele array element maten en de array maten worden gevarieerd voor de testing.i dacht met een configureerbare Xilinx kern gen blok rom en met verschillende mif-bestanden voor de gevallen kan het solution.maybe iemand kan duiden op een betere solution.for nu
ben ik te concentreren op de andere blokken in het ontwerp en dacht dat ik kan terugkomen op de ROM later.for nu i ' m met een geval statement.if de Xilinx kern wordt gebruikt kan het lezen breedtes worden elk formaat?op een locatie de ROM-winkels een 2D array (9 voor 3x3, 81 voor 9x9, ..) dus het lezen breedte zal veranderen afhankelijk van het element grootte ... Ook de lees diepte zal ook veranderen, afhankelijk van een configuratie waarde.
Als iemand suggesties heeft over hoe dit kan worden gedaan pl helpen.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top