R
rali
Guest
hoi,
Ik wil een blok rom met generieke lees breedte en diepte in vhdl.i lees' m met behulp van modelsim se.Can Xilinx kern gen blok rom worden gebruikt om de generieke lees breedte en diepte of een VHDL-code moet worden geschreven te concluderen blok rom.The ontwerp wordt gesynthetiseerd in xilnx Virtex 2 FPGA.
Ik wil een blok rom met generieke lees breedte en diepte in vhdl.i lees' m met behulp van modelsim se.Can Xilinx kern gen blok rom worden gebruikt om de generieke lees breedte en diepte of een VHDL-code moet worden geschreven te concluderen blok rom.The ontwerp wordt gesynthetiseerd in xilnx Virtex 2 FPGA.