CMOS LDO met utr-low aardfout

B

billchen

Guest
Ik ben het ontwerpen van een utr-laag ruststroom CMOS LDO.
Om te voldoen aan spec, de huidige bron van OP (eentraps) is slechts 0.4uA.
Wanneer belasting stroom 1mA, de parameters van de regelaar lus sre als volgt:
P1: 8Hz @ Vout van OP
P2: 2KHz @ Vout van LDO, belasting condensator is 1uF, Resr = 10m
UGF: 4kHz
Fase Marge: 22
Gebruik compensatie condensator op de Vout van LDO, kan ik een nul op ongeveer 10K, en het zal nuttig zijn wanneer de belasting stroom bovenste 10mA.

De lijn & last van voorbijgaande aard zijn beide zeer slecht, wat kan ik doen om ze te verbeteren, pls trots uw geweldig idee.
De voornaamste reden van slechte lijn en belasting van voorbijgaande aard is lang responstijd, is het goed of niet?
Als verbetering van de lus te krijgen en verhoging van de UGF, dan is de ac stabiliteit zal ontaarden.Hoe de handel af hen?

Bedankt

Als u meer informatie nodig hebt, vertel me pls.

 
U kunt een condensator over de uitgang van de LDO en de feedback pin van uw error-versterker.Deze configuratie zorgt voor een nul en een paal.Door het gebruik van suitbale RC waarde kan de nul worden gebruikt om de loop-bandbreedte te verhogen, de verbetering van de voorbijgaande reactie.

Hope it helps
Scottie

 
Bedankt voor uw hulp.
Ik heb de condensator toegevoegd aan de ac stability.But verbeteren wanneer de belasting kleiner is dan 10mA, de nul te krijgen van de condensator is dan de bovenste UGF, zo is unuseful.
Het zal een beetje hulp bij stroomsterktes is groter dan 10mA.

Kan iemand mij meer respons.
Bedankt

 
billchen wrote:

Ik ben het ontwerpen van een utr-laag ruststroom CMOS LDO.

Om te voldoen aan spec, de huidige bron van OP (eentraps) is slechts 0.4uA.

Wanneer belasting stroom 1mA, de parameters van de regelaar lus sre als volgt:

P1: 8Hz @ Vout van OP

P2: 2KHz @ Vout van LDO, belasting condensator is 1uF, Resr = 10m

UGF: 4kHz

Fase Marge: 22

Gebruik compensatie condensator op de Vout van LDO, kan ik een nul op ongeveer 10K, en het zal nuttig zijn wanneer de belasting stroom bovenste 10mA.De lijn & last van voorbijgaande aard zijn beide zeer slecht, wat kan ik doen om ze te verbeteren, pls trots uw geweldig idee.

De voornaamste reden van slechte lijn en belasting van voorbijgaande aard is lang responstijd, is het goed of niet?

Als verbetering van de lus te krijgen en verhoging van de UGF, dan is de ac stabiliteit zal ontaarden.
Hoe de handel af hen?BedanktAls u meer informatie nodig hebt, vertel me pls.
 
U kunt overwegen om de ESR van de output condensator, die vormt een extra nul voor jou.Natuurlijk, hoe groter de ESR, hoe groter de piek tijdens regel / laden van voorbijgaande aard.

Mijn suggestie is, tenzij u uw topologie van uw LDO, het erg moeilijk is om te bereiken wat je wilt.

Scottie

 
te tsanlee
De lus winst is ongeveer 64dB @ 1mA lading stroom.

In de topologie zijn er 3poles en 2 nullen.
P1 @ Vout van OP, een beetje veranderen wanneer belasting huidige veranderingen, omdat de Miller-coëfficiënt te veranderen.(van 5 Hz tot 50 Hz)
P2 @ Vout van LDO, snel veranderen met de huidige belasting.
Z1 & P3 zijn allemaal compensatie condensator, Z1 is een beetje kleiner dan P3, wanneer de belasting stroom is meer dan mA omvang, zal het een beetje hulp naar AC stabiliteit.
Z2 @ Resr, groter dan UGF omdat de waarde van Resr 10m gelijken in de simulatie.

Het ergste geval stabiliteit condition "ontstaat wanneer de belasting is gelijk aan de huidige 10uA en schout = 10m and.The Fase marge is slechts 14.

Het is onmogelijk om te veranderen P2.It 's vooralsnog niet te veranderen P1.
Z1 en P3 zijn op de suitalely positie.te scottieman
Ik heb overwogen de ESRof uitgang capacitor.But omdat de UGF klein is, dus als het Resr = 10m, de nul is dan bovenste UGF, IT; s nutteloos.Wat kan ik doen om lijn en de belasting van voorbijgaande aard te verbeteren?

 
Mind mij te laten weten wat voor soort technologie die u gebruikt (CMOS of BJT)?
Wat is de technologie node u gebruikt (bv. 0.6um of??).

Scottie

 
billchen wrote:

te tsanlee

De lus winst is ongeveer 64dB @ 1mA lading stroom.In de topologie zijn er 3poles en 2 nullen.

P1 @ Vout van OP, een beetje veranderen wanneer belasting huidige veranderingen, omdat de Miller-coëfficiënt te veranderen.
(van 5 Hz tot 50 Hz)

P2 @ Vout van LDO, snel veranderen met de huidige belasting.

Z1 & P3 zijn allemaal compensatie condensator, Z1 is een beetje kleiner dan P3, wanneer de belasting stroom is meer dan mA omvang, zal het een beetje hulp naar AC stabiliteit.

Z2 @ Resr, groter dan UGF omdat de waarde van Resr 10m gelijken in de simulatie.Het ergste geval stabiliteit condition "ontstaat wanneer de belasting is gelijk aan de huidige 10uA en schout = 10m and.The Fase marge is slechts 14.Het is onmogelijk om te veranderen P2.It 's vooralsnog niet te veranderen P1.

Z1 en P3 zijn op de suitalely positie.te scottieman

Ik heb overwogen de ESRof uitgang capacitor.But omdat de UGF klein is, dus als het Resr = 10m, de nul is dan bovenste UGF, IT; s nutteloos.
Wat kan ik doen om lijn en de belasting van voorbijgaande aard te verbeteren?
 
te scottieman
1.5um CMOS-technologiete tsanlee
Bedankt voor uw uitvoerige antwoord.

2.Het P1 is te laag, ik denk dat de impedantie van erroramp is om grote of uw CGS van rijden PMOS is te groot.
-> Kan je verminderen de RO van erroramp, of vermindering van de PMOS (kan de CGS, maar je moet zorgen de dropout spanning of het station vermogen)

Verhoging -------- RO van erroramp, aan op de DC krijgen vill decrease.How handel uit?4.My suggestie is 'Re-polig en toewijzen van nul LDO "
-> in de normale toepassing, de ESR is alleen onder 1 ~ 2 Ohm
U kunt niet laten nul in lage frequentie.

-------- Omdat de BW is ongeveer 5kHz, Zelfs de Resr = 1, de nul te krijgen van het is op 160kHz, unuseless.

 
U kunt overwegen het toevoegen van een buffer tussen de output van fouten versterker en de Gate terminal van de PMOS macht transistor.

Scottie

 
scottieman wrote:

U kunt overwegen het toevoegen van een buffer tussen de output van fouten versterker en de Gate terminal van de PMOS macht transistor.Scottie
 
Goed nieuws, Slove u dit probleem.

In de lage ruststroom circuit.you moet zorgen het apparaat lekkage.
De bias stroom in een apparaat is zeer zwak, zodat het effect van lekstroom is belangrijk.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top