CMOS inverter vraag

[cimera7]

Heres een interview vraag die ik problemen ondervindt: Overweeg een CMOS inverter. Plaats de NMOS in met een PMOS. Hoe zou de VTC curve eruit? Ik kreeg te horen dat een PMOS altijd zou zijn in verzadiging. Aangezien de bron spanning van de onderste PMOS is gebonden aan Vout, hoe kunnen we erachter komen of de lagere PMOS is cutoff of niet. Help.

 

[sutapanaki]

Dit is gelijk aan twee PMOS in serie die alsof u een een PMOS met L = L1 + L2. Als ingang is 0, de onderste PMOS in verzadiging aangezien Vg = Vd. Als input blijft toenemen Vdd, de lagere PMOS blijft in verzadiging. De uitgang meestal zal volgen de ingang met een bepaalde offset. Echter, als de ingang ligt dicht bij Vdd (een drempel Vdd) beide transistoren zal in cut-off en dus de uitgang zweeft met een aantal ongecontroleerd misschien. Kortom, dit circuit geen inverter.