clk generator

[rixxy]

Ik wil CLK en CLK bar maken van een enkele clk generator met een frequentie 27 MHz .. Ik heb geprobeerd om NAND gebruiken klink maar ii vond een samenloop btw de CLK bar en de CLK .. merken dat ik de CLK bar zal nemen van de vergrendeling o / p en de andere O / P zal altijd hoog (ik denk dat de i / p snelheid is zeer snel aan het circuit, zodat het doesnt reageren op het).

 

[chinoRuiz]

Couldn't u een schematische voorstelling?
Ik denk niet wat is uw probleem.

Misschien moet u de CLK trog slagen voor een AND-poort (pico poort van Fairchild bijvoorbeeld) en de CLK ~ door middel van een NAND-poort pico te hebben soortgelijke vertragingen tussen de twee.
Er zijn poorten van ongeveer 2 ns vertraging (gemeten, en 5 ns typisch).

 

[ptoo30]

zonder logica schema zullen sommige asumption worden toegevoegd aan mijn suggestie.u 27MHz cl en xcl.de ene methode is:
1 vermenigvuldigen 27MHz tot 54MHz met doubler (vertraging logica NAND-poort)
2 delen dat 54MHz signaal door 2 met behulp van flipflop
3 U kunt gebruik maken van de uitgang fr ff q en xq
4, indien er nog steeds het faseverschil tussen Q en xq (met behulp van traditionele ff je kunt zien xq vertraagd) u voeg 2 inverters tot Q-uitgang

dag

 

[rixxy]

ptoo30 wrote:

zonder logica schema zullen sommige asumption worden toegevoegd aan mijn suggestie.
u 27MHz cl en xcl.
de ene methode is:

1 vermenigvuldigen 27MHz tot 54MHz met doubler (vertraging logica NAND-poort)

2 delen dat 54MHz signaal door 2 met behulp van flipflop

3 U kunt gebruik maken van de uitgang fr ff q en XQ

4, indien er nog steeds het faseverschil tussen Q en xq (met behulp van traditionele ff je kunt zien xq vertraagd) u voeg 2 inverters tot Q-uitgangdag