J
jayTudu
Guest
Hi frnds,
Als iemand heeft geprobeerd met behulp van lsi_10k of andere LSI bibliotheken in synthesinzing ontwerp met behulp van synosys DC hij had kunnen maken van het probleem ofwel dring het tijdstip van de simulatie met behulp van VCS of kan worden gedurende de tijd van de test patroon generatie met behulp van TetraMax.
Ik ben geconfronteerd met de zelfde soort probleem, terwijl het genereren van test unsing TetraMax.En de reden is eenvoudig, omdat de cellen die zijn hun in lsi_10k.db bestand worden gebruikt tijdens syntheisizing maar er is
geen bron-bestand (. V of. VHDL-bestand) die door synopsys voor LSI bibliotheken.
Heeft een van u een bestand van deze bibliotheken of alle verwijzingen waar kan deze
zijn beschikbaar?
PreThanks,
Jay ...
Als iemand heeft geprobeerd met behulp van lsi_10k of andere LSI bibliotheken in synthesinzing ontwerp met behulp van synosys DC hij had kunnen maken van het probleem ofwel dring het tijdstip van de simulatie met behulp van VCS of kan worden gedurende de tijd van de test patroon generatie met behulp van TetraMax.
Ik ben geconfronteerd met de zelfde soort probleem, terwijl het genereren van test unsing TetraMax.En de reden is eenvoudig, omdat de cellen die zijn hun in lsi_10k.db bestand worden gebruikt tijdens syntheisizing maar er is
geen bron-bestand (. V of. VHDL-bestand) die door synopsys voor LSI bibliotheken.
Heeft een van u een bestand van deze bibliotheken of alle verwijzingen waar kan deze
zijn beschikbaar?
PreThanks,
Jay ...