Boost Converter Output rimpel Berekening en Praktische Prob

M

mengghee

Guest
hiye iedereen,

van een van mijn vorige post, heb ik bijgevoegd een foto van de uitgang van de rimpeling van een oscilloscoop en het is nogal vreemd.maar iemand vertelde mij was het goed.echter, terwijl ik de berekening van gisteren.Ik merkte dat de praktische uitvoer rimpeling is in de order of 200mV, maar in de praktijk berekening, is het alleen 2.2mV

de foto kan verkrijgen zijn van mijn vorige post van deze link

http://www.edaboard.com/viewtopic.php?t=161286&highlight =

de vergelijking die door mij is

C = (D * Iout) / (ΔV * f)

Ik heb een 2200uF condensator en mijn plicht cyclus is 0,5 en de uitgang van de gebruikte stroom is 0.5A
frequentie is 50 kHz.Ik heb geprobeerd op te lossen voor Delta V en I 2.2mV verkregen
echter in praktisch ontwerp.Ik snap het in de order of 100mV.kan iemand mij vertellen alstublieft?bedankt

groeten,
mengghee

 
stel uw filter bij de uitgang van leas 1 decennium onder de frecuency os schakelen

 
Als eaxtly, uw observatie en berekeningen correct zijn.Maar je hebt gemist het feit dat de condensator is niet ideaal in de praktijk.Het heeft serieweerstand dikwijls ESR "equivalente serie weerstand".de pols stroom die dacht dat hij gaat condensator zorgt ervoor dat de daling over deze weerstand en vaak dit domineerde de condensator rimpeling.
Hoe dit dan op te lossen?
voorbeeld
als u 2000pF cap.Zet geen enkele kap van 2000pF.Zet tien cap 200 pF parallel, zal deze vermindering van de weerstand.Dan zie je in de buurt van wat je berekend.
Probeer dit uit en laat het ons weten.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
i do beseffen dat de ESR bestaan.maar zelfs met de ESR, ik denk niet dat het zo'n verschil zou maken ..... zal het?de praktische waarde is 100 maal de berekende waarde.i cannnot ga meer naar het lab.termijn als finish (ik ben een student) maar eigenlijk zou willen weten hoe dit op te lossen /

groeten,
mengghee

 
Uw vergelijking doesn t overwegen hoofdzakelijk bijdraagt tot de rimpeling ESR.Controleer de technische fiche op uw plafond voor ESR waarde @ 50 kHz.Dan lossen voor V pp uit.

Rimpeling veroorzaakt door uitgangsstroom:

Vpp = Iout / Co * ((Vout Vin) / (Vout * f))Rimpeling veroorzaakt door ESR:

Vppesr =* IpkL * ESR

* IpkL = (Peak inductor current)

Voor een convertor DCM IpkL kan hoog zijn.

Vpp (totaal) = Vppesr Vpp

Ja ESR kan een groot verschil.

 
ur max. 100% gelijk.ESR maakt veel verschil.Ga en meet de ESR.parallelle de dop dan u zal zien hoe de rimpeling echt te verminderen.Grijp elke SMPS ontwerp boek.

 
Ik ben het eens met Max op de problemen, zou ik graag een paar punten meer overbodig toe te voegen:

1.Controleer de ESR van de condensator
2.Bereken de grootte van de spoelen en condensatoren.De dimensionering van de spoel moet worden gebaseerd op de huidige rimpeling.De dimensionering van de condensator moet zodanig zijn dat de uitgangsspanning rimpeling is minder erg.
3.Kies keramische caps, als je ze kunt krijgen voor de maten, omdat ze te verwaarlozen ESR hebben
4.Heb je zetten filter condensatoren over de inbreng, omdat het invoeren van een veel rimpeling zal u verwennen met de drijvende bok transistor spanningen.Gebruik een hoge frequentie condensator bank daar.

Ik heb zojuist samengevat dingen voor het gemak.Hoop dat het helpt

 
mennghee,

"Ik besef dat de ESR bestaan. maar zelfs met de ESR, ik denk niet dat het zo'n verschil zou maken ..... zal het? de praktische waarde is 100 maal de berekende waarde."

Als mensen zeggen ESR is de belangrijkste culprid en in je berekeningen u niet is onderzocht.Aangezien het de dominerende rimpeling bron zou kunnen worden en 100 keer van de onafhankelijke berekening waarde.

Als je niet kon gaan tot laboratorium nog steeds probeert te berekenen met rimpeling condensator ESR beschouwd zou je veel beter passen aan uw bank eerdere metingen.

good luck ...

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top