BJT en MOS Matching

[aryajur]

Hieronder zijn bijgevoegd 2 grafieken met de verdeling van de VBE van een PNP BJT en Threshold Voltage van een PMOS transistor voor een groot aantal van de wafer monsters.De Voor de PMOS Threshold Voltage:
Gemiddelde = 0,648 V
Standaarddeviatie = 0.0273V

Voor de VBE van de PNP BJT:
Gemiddelde = 689.83mV
Standaarddeviatie = 1.8384mV

Dus nu de vraag is, zijn de PNP transistoren betere afstemming of de PMOS transistors beter afgestemd?Een andere manier om te zetten zal worden, zou het beter zijn om het gebruik van deze spiegels Actuele PNP transistors of deze PMOS transistors?
Hoewel de SD van Vthp is 27mV de huidige is een plein functie terwijl de huidige is een exponentiële functie, dus dat maakt het moeilijker om te vergelijken .....
Sorry, maar je moet inloggen om deze gehechtheid

 

[rfsystem]

Voor een spiegel toepassing van de huidige matching is belangrijk.

Het Transconductance is

GGO = 2 * ID / VDSAT zodat de relatieve huidige matching is

DID / ID = (2 * ID / VDSAT) * dVgs / ID = 2 * dVgs / VDSAT

Gpnp = IE / VT, zodat de relatieve huidige matching is

DIE / IE = (IE / VT) * dVbe / IE = dVbe / VT

Als ik uw nummers

DID / ID = 2 * 27.3mV/300mV = 18,2%

(300mV typisch VDSAT voor een spiegel in VDD <= 3V

DIE / IE = 1.8384mV/26mV = 7,07%

Ik neem aan dat als je een mogelijke laterale pnp vergelijken poly (?) Van een CMOS-proces met een PMOS dat de stroom van de PNP is laag (10-40).Dus je moet gebruiken verbeteren mirror circuits naar de huidige wanverhoudingen van lage bèta overwinnen.

 

[aryajur]

Hey thanks,
Dus dat betekent de PNP transistors zou beter geschikt voor de huidige spiegels.Ik dacht dat ik niet begreep de laatste regel je wrote:

Quote:

Dus je moet gebruiken verbeteren mirror circuits naar de huidige wanverhoudingen van lage bèta overwinnen.

 

[rfsystem]

De BJT wordt beter als je alleen 150mV ruimte voor de spiegel.Als u een lage bèta kunt u gebruik maken van een Widlar spiegel die de basis van zowel de huidige spiegel apparaten te leveren.Het heeft het nadeel dat in plaats van een simpele diode-verbinding een extra apparaat moet worden toegevoegd.Als het apparaat is een BJT kunt u de huidige daling van de basis die de spiegel inbreng van 1/beta.Op een bepaald doel prestatieniveau van de Vroege spanning een rol spelen.

Wie een BiCMOS proces met verticale PNP?

 

[tsb_nph]

Goede uitleg door rfsystem over deze kwestie.

Ik wilde alleen maar aan toevoegen dat uit ervaring, aan andere factoren kiezen tussen PMOS / NMOS of PNP / NPN voor de huidige spiegels zijn de absolute waarde van de huidige en de uitgangsimpedantie

1) Voor lage waarden van de huidige, laten we zeggen minder dan 50 uA als een vuistregel, zou grote kanaal lengte PMOS beter dan PNP als gevolg van de eindige beta (die u te compenseren voor in de PNP ontwerp).Ook voegt u degeneratie weerstand in de Widlar / Wilson huidige spiegel, dus in termen van stahoogte, is PMOS beter dan PNP.

2) Ik weet uit ervaring dat de uitgangsimpedantie (meer dan frequentie) van NPN huidige spiegel in NMOS beter dan de huidige spiegel.Ik neem aan dat hetzelfde is het geval voor PNP, zou PNP beter dan PMOS (nog niet gecontroleerd, ofschoon).De impedantie kwestie is van cruciaal belang als je het gebruiken als een staart stroom in differentiële paar voor hoogfrequent toepassingen.

Op basis van deze factoren, zou ik kiezen tussen PNP (NPN) of PMOS (NMOS) voor een actuele spiegel in een BiCMOS proces.Bharath