Bitstream generatie na enkele verandering van VHDL-code

[BlackOps]

Hallo, ik ben met EDK 9.1Ik heb toegevoegd met behulp van standaard perifere wizard.Toen ik bijvoorbeeld wil een aantal veranderingen toe te voegen aan de VHDL-code van de perifere ..Maar als ik wil weer bitstream genereren, duurt het weer een hoop tijd ... zelfs na een aantal weinig verandering in VHDL ...

Is er een manier om niet het genereren van de hele VHDL-code .... maar veeleer om opnieuw genereren van het deel dat veranderd?Ik hoop dat u begrijpt me ...cuz het neemt veel tijd

bedankt

 

[Saikat]

Je kan het niet helpen buddy.Zelfs een enkele regel code te wijzigen (in een enkel bestand!) Vereist re-run van synthese, uitvoering (vertalen, kaart, p & r) & programming bestand generatie stappen opnieuw.

U kunt upgraden processor van uw werkstation of verhoging van het RAM-geheugen.Dit kan eindigen de activiteiten sneller

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutraal" border="0" />