bericht synthesys simulatie

N

nikhilindia85

Guest
hi.can iemand mij vertellen hoe gatelevel simulation.i bedoel ik wil controleren of mijn netlist gegenereerd door synthese tool.wen i geëxporteerd mijn netlist op de simulator,
en is het enige onderdelen r unresolved.do ik nodig om alle synth lib aan simulator.i ben using cadans RTL-compiler voor synthesizer, NCsim voor simulatie

 
ya.how te suplly de libs te simulator.wat is de procedure

 
U hebt een. V of. vhd bibliotheek bestand.
gewoon inchecken ur installatie directory.
compileren met ur. V of. vhd netlist bestand.

 
Net compileer je alle bestanden met ncvhdl / ncvlog en voer met netlist.Aangezien in uw netlist bibliotheek bestanden worden gebruikt voor de synthese.

 
do u betekenen voor de levering van die lib files.my synthesizer lib bestanden r niet in. V format.do Ik moet compileren simulator librery bestand of synth lib file.plz uitwerken

 
Uw bibliotheken moeten een volledige verilog beschrijving van elk van uw poorten.
Deze moeten worden opgesteld met uw simulator.

Ook niet te vergeten de SDF.In veel gevallen is een netlist zonder SDF zal niet goed werken, vooral als u ingewikkelde klok generatie methoden.

Dus vergeet niet te noteren het SDF op uw netlist.

 
U moet een soort lib die kunnen worden herkend door de simulator,
en het annoteren van de SDF-bestand

 
Neslist heeft enkele tech-bibliotheek bestanden (afhankelijk van de technologie fab 90 nm 130 nm ....) en alle geheugen modellen zodat u moeten compileren alle geheugen gebruikte modellen in de netlist en alle tech-bibliotheek (TSMC of andere) alvorens annoteren met SDF.

 
kunt u elaborate.synth lib bestanden r niet in. V format.how te krijgenToegevoegd na 2 minuten:mijn netlist heeft een ADDFX1 component.that is mijn standaard cel aanwezig in de synthesizer lib, die typical.lib.how op te lossen addfx1 component.where kan ik verilog formaat van de addfx1 cel

 
Als uw bibliotheek is voltooid moet u notities voor iedere cel, de DB-bestanden, de verilog beschrijving, scannen beschrijving voor ATPG ...de partij ...LEF / def bestanden ....

Vraag uw leverancier voor de levering van deze aan jou ...hoewel ik weet zeker dat ze zijn opgenomen in uw bibliotheek levering

 
wat is het commando voor sdf-bestand generatie in RTL compiler

 
NC-Verilog Simulatie hulpprogramma voor het toevoegen van bibliotheek voor netlist Sims:

U moet toevoegen

-y / <Directory pad van de bibliotheek hier> / unisims libext . v

Hier unisims zou bibliotheeknaam
Je kan dit via de opdrachtregel of bij het begin van de lijst van bestanden.

 
1.Ik ga door wat hash_delay heeft gezegd.Het zou het probleem op te lossen
2.U dont behoefte een SDF bestand.Je kan Sims zonder.
SDF is eigenlijk alleen relevant als je sims na opmaak.
KR,
Avi
http://www.vlsiip.com

 
i cant find any lib met verilg uitbreiding in mijn lib files.i ben using cadans universiteit licentie. i think they dont volledige bibliotheken voor student-programma's

 
Hi nikhil,

hoewel u gebruikt cadans universiteit licentie, zullen zij leveren bibliotheken.door de manier hoe u uw ontwerp gesynthetiseerd ofwel generieke of toegewezen

 
wanneer u nog de SDF in uw simulatie, de vertraging van het ontwerp kan worden aangetoond

Indien u zojuist samengesteld. V lib in uw SIM-instrument, dat moet worden ok, maar je functie verificatie

het zal worden gerealiseerd met start simulatie-menu in modelsim.

 
Hi nikhil,

Dan ben je met librarybestanden ook, BTW voor welke technologie je synthese (kaart)

 
zie nikhil gaat deze manier

open ur cadans synthese setup bestand en zie het pad van uw bibliotheek bestand dat u gebruikt voor het synthetiseren ur ontwerp.

Kopieer dit pad in uw NC sim-tool en ga naar de locatie, het opent in je bibliotheek bestanden directory, hier kijk je voor verilog map, open het en je kunt je lib bestand, het compileren en naast gaan normaal met ur simulatie

Antwoord me voor vragen

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top