D
davorin
Guest
Hoe weet ik uit een VHDL bron als het gericht is voor een chip of benchmarking?
qu (at) rtus geeft me:
"Fout: Design werd gesynthetiseerd in een benchmarking-modus.
Nr. programmering bestand wordt gegenereerd."
En "helpen" is niet nuttig om me (o;
"ACTIE: Om programmering bestanden, moet u de wijziging van het ontwerp, zodat Analyse & Synthese kan worden uitgevoerd met succes. Verwijs naar de vorige synthese berichten voor meer informatie."Dus wat te wijzigen?(o;
qu (at) rtus geeft me:
"Fout: Design werd gesynthetiseerd in een benchmarking-modus.
Nr. programmering bestand wordt gegenereerd."
En "helpen" is niet nuttig om me (o;
"ACTIE: Om programmering bestanden, moet u de wijziging van het ontwerp, zodat Analyse & Synthese kan worden uitgevoerd met succes. Verwijs naar de vorige synthese berichten voor meer informatie."Dus wat te wijzigen?(o;