Belangrijke vraag over verificatie

[masai_mara]

Hoi luitjes,
Ik denk aan een verandering in de werkgelegenheid.Ik heb gewerkt in hoofdzaak op het ontwerp en de functionele controle, maar bijna alle van hen waren op FPGA's.Ik nu van plan om in te gaan op ASIC design / verificatie.Kunt u mensen kunt u me de nodige dingen te actualiseren mezelf op.Ik denk niet dat het er toe doet veel voor het ontwerp, maar de verificatie van de ASICS invloves veel meer dan die gericht voor FPGA's.Ik waardeer alle feedback over dit aspect.heeft nieuwe methoden zoals ABV of SystemC materie veel?alles wat ik nodig te concentreren in het bijzonder?dank bij voorbaat voor uw antwoorden,
steve

 

[gogogo]

enkele boeken die nuttig zijn voor je.
<<Schrijven Testbenches - Functionele verificatie van HDL Modellen>>
<<system op chip verificatie methology>> Kluwer

 

[Realtek]

met veel verschillende FPGA,
je moet DC, PT, en schrijf veel testbench
, model, bel bibliotheek, co-werken met analoge / lay-out team,
macht probleem klok boom ........

(Ik stel voor dat je moet lezen synopsys VERKOCHT (DC / PT deel), beter wat uitleg voor beginners)maar het
is interessanter wanneer tapeout en IC werken, good luck!

 

[william_qiu]

Veel dingen moeten worden overwogen.De meest belangrijke ding om te worden remebered is voor FPGA kunt u uw ontwerp als zal maar voor ASIC de kans zal zijn zeldzaam.

 

[rprince006]

Hi Steve,

In principe,
de verificatie is een moeilijke taak, en er zijn meer en meer nieuwe instrumenten,
talen en technieken ontwikkeld voor het maken van de technische berriers zelfs
hoger.

er systeem-niveau, chip-niveau, en module niveau controles.Echter,
Ik heb wat werk ervaring met chip en module niveau verificatie.Voor een functionele controle van
de traditionele methoden zijn HDL test-bench gebaseerd, moet u
om te weten hoe het organiseren van een controle omgeving met behulp van HDL.de twee boeken
hierboven genoemde zijn goed te lezen, plus, je vindt het goed om te weten
HDL-API (VerilogPLI of VHDL FLI).Toch lijkt een overgang naar nieuwe technieken in de functionele controle, zoals HVLs (specman, Vera), formele methoden.
(het is gezegd systemVerilog is goed, zowel voor het ontwerp en de verificatie)

Voor systeem-niveau, moet u wellicht een VSV, zoals SystemC of C / C .

Mogelijk moet u ook weten wat scripttalen, zoals Unix shell, perl, enz.

 

[foster_cn]

voor scripts, zoals rirince006 genoemd, TCL is ook erg belangrijk, vooral voor synopsys hulpmiddelen

 

[masai_mara]

Bedankt voor alle antwoorden.Ik weet wel wat scripten in TCL en hebben ontwikkeld Proefbanken voornamelijk in VHDL voor de controle op module niveau blokken en ook enkele chip niveau Testbanken voor middelgrote kernen.Dus zijn er belangrijke punten om in gedachten te houden wanneer ik naar de ASICS.wat is het algemeen beoefend mehtodology voor de verificatie van ASICS en hoe verschillen van FPGA's niet alleen strenger.bijvoorbeeld wat voor soort dekking doen we streven?

bedankt,
steve

 

[rprince006]

Hoi,

Ik heb minder kennis over FPGA, en het verschil tussen de FPGA en ASIC.

HDL te schrijven met behulp van test-bench is een tranditional manier, en het is moeilijk om alle
functionele tests met alleen hdl gebaseerd metthds.

In principe zijn er twee soorten van de dekking: code dekking en functionele dekking,
en u moet specifieke hulpmiddelen voor het verzamelen dekking info en evalueren van uw inspanning.

 

[Kulprashant]

hoi,
Schrijven Testbenches - Functionele verificatie van HDL Modellen jarnick.

met groet,
KUL

 

[mason_y]

Andere nuttige boek:
L. Bening, H. Foster, "Beginselen van verifieerbare RTL Design", Kluwer Academic Publishers,.2001, ISBN: 0792373685
succes!

 

[sarath51]

Als u'e zorg is op controle is het beter zich te concentreren op Systerm verilog waar die bewering verbeterde functies voor nieuwe constructies voor verificatie