belangrijke punten in fase detector

[Sridhara]

Ik ben het ontwerpen van een fase detector met behulp van de tspc uitvoering van D flip flop ... voor PLL wat zijn de belangrijke beperkingen in het ontwerpen van de fase detector ....

(ie) wat de belangrijkste punten die u zijn voor zorg, opdat de PLL werkt prima ....

 

[Fahmy]

Ik denk dat je de dode-zone

 

[lijianheng]

Fasedetectie lineair bereik & dode zone.

 

[Dinesh Agarwal]

er ook nog een probleem en je moet kijken naar

dat is de min. pulsbreedte van de output wanneer thrê is geen fase en fre verschil

Dit moet genoeg zijn voor een volledige omschakeling van de MOS

 

[rfsystem]

U voegt een meer:

De ref en div input signalen naar de fase / frequentie detector zijn niet altijd 50% recht.Dus als de dalende flank komt in de buurt van de stijgende flank van de andere ingang het kan ook niet-lineariteit introduceren.Een ander toe te voegen:

Meer voor karakterisering.Als beide input randen zijn afgestemd, dus nul faseverschil, kan de vertraging of minimum op tijd een beetje langer dan de minimale puls als de faseverschuiving is aanzienlijk.Tot ik het vergeet:

Test voor symmetrie.Als faseverschil gedrag is niet echt symmetrisch alle sigma-delta berekeningen zal mislukken.Please stop hier: (totdat ik besteden te veel tijd)