behoefte aan een hulp in het doen van Mixed Signal Simulation

[paulki]

Hi Friends,
Im werken in de Digital Design en toetsing kant en moeten nu een hulp in het doen van Mixed Signal Simulaties.Ik zal de lijst uit het scenario en problemen.Deskundige mensen probeer om oplossingen te bieden voor hetzelfde.
1.Ik heb een digitale IP (protocol) in Verilog.
2.Dit komt overeen met de hierboven digitale IP Analog front-end ook beschikbaar met ons (SPICE Netlist).

Mijn eis is de integratie van de analoge en digitale gedeelte deel en de functionele verificatie.Please input leveren voor de vragen hieronder.
a) Hoe doen de digitaal naar analoog interface?
b) Welke simulatie nauwkeuriger zou zijn?Digitaal of analoog perspectief perspectief?
c) Wat zijn de complexiteit en Pre-voorzichtigheid moeten worden opgevangen voordat u deze activiteit.

Bedankt,
Kips

 

[paulki]

Hallo Experts,
Ik wil dringend informatie over de hierboven genoemde vragen heeft, kunt helpen.

Paul

 

[Blackuni]

Hi Kips,

verplaatsen van uw volledige ontwerp ofwel digitale (verilog of VHDL) of analoge (Transistor-Spice) is zeer diffcult taak en u kunt niet ook doen in sommige gevallen.

Dus ik zou aanraden co simulatie functies zoals Nanosim-VCS of met Hsim (vcs, ncsim of modelsim)

hier uw verilog deel zal worden gesimuleerd door digitale simulator en specerijen deel door Hsim of Nanosim gelijktijdig door direct / indirect interface tussen simulatie motoren.

standaard deze tools zijn in staat in kaart brengen van de interface poorten (naam matching) automatisch wil zeggen instrument zal toevoegen A2D en D2A modules (ideaal) op deze interface poorten.U kunt ook controle over.

Doen co simulatie zal veel sneller, efficiënte en effectieve manier te doen gemengd signaal verificatie.Laat het me weten voor meer details!

bedankt,

 

[paulki]

Hi Blackuni,
Er zijn een aantal EDA-leveranciers zoals Cadence en Synopsys bieden hun instrument segment in AMS met de bestaande instrumenten.
Voor Cadence "Big-A vs Small-D en Big-D vs Small-Een" type van strategieën beschikbaar zijn.

Virtuso (Analoog Simulator) met enkele digitale motor kan bereiken Mixed Simulatie in analoge front-en Incisive (IUS8.1 verder) met enkele analoge motor kan bereiken MS in digitale front.Dit is een laatste onderwerp en aanbod van Cadence.

(NB: Big-A vs Small-D betekent een groot deel zal worden in analoge en klein design zal in Digital, eveneens Big-D vs Small-Een middel groot ontwerp-gedeelte met Digital design en kleine deel met analoge interfaces.

Paul

 

[JoannesPaulus]

Ik gebruik Cadence AMS voor de afgelopen jaren en ik denk dat het een zeer handig instrument te gebruiken.Als u toegang hebt tot het, probeer het eens: je zult alleen maar een config bekijken te maken en uw AMS simulaties uitvoeren, hetzij uit Analoge Artiest of de AMS-menu.

 

[paulki]

Hi Joannes,
Bedankt voor uw antwoord.Ik wil een klein stukje code van het hoe het SPICE netlist verbonden is met de Verilog RTL-bestand voor interface en simulatie.Het zou een grote hulp zijn als je op voorwaarde dat het hetzelfde.

Bedankt,
Paul

 

[kiger]

Als u de IUS (AMS Cadencs tool hebben) is geïnstalleerd, is het om dat te doen.

Als uw bovenste niveau van de testbench is RTL, bijvoorbeeld een SPICE subckt is hetzelfde als bijvoorbeeld een RTL-module.Gewoon een eenvoudig configureren nodig.U kunt verwijzen naar het monster onder de IUS installeren <install dir> / tools / amsd / monsters

Als je bovenste niveau van de testbench schema is, moet u configureren Editer aan de RTL bekijken gebruiken voor het digitale gedeelte.

 

[JoannesPaulus]

Paulki,
er is geen gemakkelijke manier om u een codefragment ".
Probeer als kiger zei met de voorbeelden in uw <install dir> / tools / amsd / monsters

 

[paulki]

Hi Kiger, Joannes,
Het hielp me om de tutorials en voorbeelden.Maar we dont have AMS ontwerper licentie als nu, dus kon niet in staat te simuleren.

Paul