A
adilsaleem
Guest
Hoi,
Ik probeer de uitvoering van de klok venstertijd techniek met behulp van de klok mondiale buffers (Virtex-5 FPGA).Voor een begin maakte ik een kleine test project net om vertrouwd te raken met de funtionaliteit van de BUFGCE, die nodig is om geïnstantieerd in de code.Ik schreef deze test moduleCode:
module bufg_test (CLK, ce, op);input clk, ce;
uitgang op;BUFGCE BUFGCE_inst (
. O (op), / / Clock output buffer
. CE (CE), / / Clock input staat
. I (CLK) / / Clock input buffer
)endmodule
Ik probeer de uitvoering van de klok venstertijd techniek met behulp van de klok mondiale buffers (Virtex-5 FPGA).Voor een begin maakte ik een kleine test project net om vertrouwd te raken met de funtionaliteit van de BUFGCE, die nodig is om geïnstantieerd in de code.Ik schreef deze test moduleCode:
module bufg_test (CLK, ce, op);input clk, ce;
uitgang op;BUFGCE BUFGCE_inst (
. O (op), / / Clock output buffer
. CE (CE), / / Clock input staat
. I (CLK) / / Clock input buffer
)endmodule