bandgap starten te traag

G

Goh dageraad

Guest
Hallo, kan ik hier een vraag stellen.Ik ben nieuw te ontwerpen bandgap en design een zeer eenvoudige Brokaw cel zonder opamp-cuit voor feedback.Ik ben geconfronteerd met een probleem met een trage start-up circuit, ik ben te ondersteunen bij het opzetten van het circuit na 500ms maar nu zijn 1s.De start-up gebruik ik componeert van een weerstand en een paar druppels diode aangesloten op de poort van een NPN waarvan de emiiter zal NPN rijden de basis van een.Iedereen kan geef me wat tips?Heel hartelijk bedankt.

 
Ik denk dat de stroom door start-up circuits moeten worden verhoogd, zodat de condensator aan de basis van een NPN zal sneller worden opgeladen.Toegevoegd na 1 minuten:probeer weerstand daling van een start-up.

 
hi ...Ik probeerde stijging / daling van de huidige, te wijzigen diode maten, nog steeds geen veranderingen

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />kan iemand mij een aantal ideeën?dank bij voorbaat

 
Het probleem is dat de capaciteit op de uitgang wordt langzaam gebracht ook, met andere woorden de gewenste stroom is niet aanwezig.Als je verbrandt veel stroom nodig, dan ze doorstroming waarschijnlijk ergens anders.
Een tekening van het circuit zou nuttig zijn, voor meer hulp.

 
Hallo, hier zijn 2 aparte bestanden die als bijlage
de eerste is het opstarten circuit, sorry, ik trok het gebruik van Word, kan niet worden afgedrukt scherm het op het moment se mis met mijn comp
de 2e is de IEEE papier - een eenvoudige 3-terminal IC bandgap verwijzing door Brokaw.Ik gebruik fig 4.de emiiter van de NMOS is aangesloten op Q1, terwijl Q10 en Q11 zijn uitgevoerd met cascode, VDD 4V
Sorry, maar je moet ingelogd zijn om deze bijlage weer te geven

 
Haar eigen vertekenende en heeft geen andere input, behalve voor de Vdd die 0s ramped van tot 1s tot 4V.Basis van Q2 is de output van de intrinsieke bandgap spanning 1.4V, terwijl R4 en R5 is het opvoeren van de spanning van 2V, dat is de specs.Dit duurt ongeveer 2V 1s het bereiken van deze waarde.De stroom in de belangrijkste takken van de Q5 en Q6 zijn elk ongeveer 12uA.De start-up circuit samenstellen van Qs, R5 en de string van de diodes.

kan iemand me helpen een kijkje nemen en zien wat er mis is ...mijn start-up net een verblijf op 1s
Sorry, maar je moet ingelogd zijn om deze bijlage weer te geven

 
Het ziet eruit als een grote stack genoeg, dat zal niet blij zijn hieronder
over 3V.De bandgap huidige lus heeft ook te verstrekken aan
alle winst en in de buurt van de verzadiging (NPN als de productie zal worden tot
de lus sluit w / VCC oprijplaat) gaat de huidige basis van een
varken en krijgen moordenaar.Dus je kan hebben om uw startup
een beetje meer agressief of misschien wel lager de waarde van de R4.

Als je wilt dat het werk goed onder de 2V zou je moeten kijken
op een meer gevouwen regeling verwacht ik.

 
hi ...dank voor uw antwoord ...Ik vroeg me af of het iets te maken met de manier waarop ik mijn oprit aanbod ...Ik oprit van het lineair 0s om 1s tot 4V.Als ik het platform binnen 1us, dan is de output stijgt 1us te binnen, volgt de levering oprit.Normaal gesproken, om tijd te testen van de start-up, hoe de mensen normaal oprit van de VDD en binnen hoeveel seconden?

 
Dit resultaat betekent dat je dynamisch kunnen uitlokken, maar
afhangen van een minimale dV / dt om het te doen en DC is niet
genoeg.Dat is slecht voor een algemene toepassing
omdat je niet weet hoe langzaam macht kan worden toegepast -
zou kunnen worden sub-test, maar ons op tientallen milliseconden in de
product toepassing.Een gezaghebbende opstarten van DC is een zeer
wenselijk.Als je kunt er niet in de simulatie is er
zijn legers van clueless gebruikers die onderdeel zal vrolijk
herhaal uw ontdekkingstocht in het echte leven, en dan komt het leuke.

Heb je geprobeerd te spelen met de "cut-off" weerstand R4 nog niet?

 
Je zou kunnen proberen met behulp van een spiegel huidige Wilson (die heeft meer ruimte) in plaats van een widlar huidige spiegel, of afzien van gebruik van Q5 en Q6.Als je kunt maken Q3, Q4, Q5, Q6 en Q7 PBO's, zult u geen basisstroom fouten, maar een idee.

Ik heb startups, zoals dit ook.Probeer de emitter van Q aan de basis van Q1 of Q2, en gebruik twee diode verbonden NPN in de startup

 
In het algemeen elektronisch systeem wordt gebruikt voor 20us VDD stijgen.Het weerspiegelt de voeding is het opladen van de input condensator.

 
hi ...heel erg bedankt voor al je hulp ...Ik vond de oorzaak van het probleem, indien VDD is hellingbaan sneller laat zeggen 1us, dan 2V output ook vestigen in 1us.Maar als ik oprit naar 8V plaats van 4V, dan 2V output te regelen binnen 500ms ...

Ik heb een nieuwe hoofdpijn hier.Alle 3 de belangrijkste huidige filialen gaan op 10 uA.Is dit praktisch is echte circuits of heb ik nodig om de huidige branden meer ...mijn bril is het te doen werken op een 1mA belasting.Maar hoe is Q7 gaat leveren een 1mA belasting wanneer deze wordt op 10 uA bevooroordeeld?Als ik een lage weerstand naar deze uitgang, laten we zeggen 2K, dan Vout, die ontworpen is om te worden 2V daalt tot 1V.Hoe meet ik de Regeling van de belasting in dit geval en ontvang 1mA laden zonder dat de bandgap output kunnen worden getroffen?Toegevoegd na 4 uur 26 minuten:Ik zat te denken het ontwerpen van een buffer, maar hebben geen idee hoe een buffer circuit design voor deze bandgap ...iedereen kan bieden wat hulp pls ...

 
Nooit een lading direct te maken aan een bandgap output node.
Meestal is het zwak gedreven en heeft een hoge impedantie
-> Uw spanningsverlies.Ga met het idee van de buffer

Een eenvoudige eenheid voltage gain buffer is voldoende.Als je wilt
U kunt programmeerbare buffer ook doen voor een triming, zonder
geen effect op de bandgap stabilty over te laden.De belasting wordt aangedreven
uit de buffer.

Met vriendelijke groet

Andi

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top