bandgap referentie (uitgangsspanning variatie)

M

mike_bihan

Guest
Normaal gesproken hebben we vergelijking van de output van bandgap:

VREF = K * VTN VBE

Normaal K bestaat uit verhoudingen van weerstanden en BJTs.Is echter VBE van het BJT verband met de huidige, die is gerelateerd aan weerstand waarden.

Waarom is er geen zorg voor de weerstand waarde variatie?
Sorry, maar je moet inloggen om deze gehechtheid

 
Ik denk dat de output erramp's voor de bestrijding van de huidige wastafel, dan de huidige zinken naar R2, dan annuleren variation.that de R's 's mijn mening

 
Sterker nog, de absolute waarde van de huidige (bepaald door R1) de invloed van de bandgap uitgangsspanning.Maar het is een tweede orde effect.Als de weerstand verandert / - 10% (typisch voor IC-processen), zal de uitgangsspanning enige verandering / - ln (1,1) * Vt = / - 2,5 mV.
Echter, de verspreiding van is en Beta in de transistors zal geven meer afwijking.

Sceptre

 
Ik denk dat het aantal afhankelijkheden op waarde weerstand hebben.Dus in hoge nauwkeurigheid bandgaps, fine-tuning weerstanden nodig is.

 
een nauwkeurige referentie, de spanning alleen afhankelijk van de verhouding van de weerstanden.

 
Qutang:

Je denkt VREF is onafhankelijk van R?
Geef meer details indien mogelijk.

Eigenlijk ben ik het eens met de scepter.

 
Haha - jullie moeten gaan doen van uw wiskunde op dit spul ..Voor het grootste deel, spoelt het uit.Bijvoorbeeld: Vermenigvuldig alle weerstanden van 1.2.nu ptat stroom is 20% minder dan je voorheen dacht, maar Rgain is 120% van wat je eerder gedacht => 1.

In werkelijkheid, voegen we trim circuits naar bandgaps als we eenmaal beginnen zorgen te maken over proces variatie.MAAR - voor een "tekenen en ga" bandgap, je moet kunnen krijgen binnen een paar procent zonder trim.

 
u moet overwegen deze vraag in uw ontwerp.U kunt kiezen ander type weerstanden om uw ontwerp prestaties.

 
Kan iemand uitleggen hoe u de geschikte bias kiezen huidige waarde van de PTAT ckt de VBG variatie te minimaliseren?

Daarnaast is als temp coëfficiënt van weerstand beschouwd, hoe lager het effect daarvan op VBG variatie?

Bedankt voor uw opmerkingen op voorhand:)

 
Kan iemand uitleggen hoe u de geschikte bias kiezen huidige waarde van de PTAT ckt de VBG variatie te minimaliseren?

Daarnaast is als temp coëfficiënt van weerstand beschouwd, hoe lager het effect daarvan op VBG variatie?

Bedankt voor uw opmerkingen op voorhand:)

 
Vraag over de bandgap circuit:
Wat drempel spanning hebben NMOS transistors?
NMOS sourse gate-spanning moet kleiner zijn dan de spanning van dioden dan temperatuurbereik!

 
Quote:

In werkelijkheid, voegen we trim circuits naar bandgaps als we eenmaal beginnen zorgen te maken over proces variatie.
MAAR - voor een "tekenen en ga" bandgap, je moet kunnen krijgen binnen een paar procent zonder trim.
 
het trimmen weerstand is altijd gebruik maken van een smalle metalen tied.a enkele onderneming gebruik maken van de Zener Diode

 
Dit bandgap circuit is gebouwd in spanning modus en de weerstand heeft invloed op de temperatuur coëfficiënt van de bandgap circuit zoals het is afhankelijk van de temperatuur ook.Een dergelijk probleem kan worden opgeheven als de huidige modus bandgap wordt gebruikt.

 
ook moet worden bezorgd dat de belasting van de VREF de banggap invloed zal zijn, als het IP-p van de belasting wordt 4UA, hoe je de juiste quisient stroom in de productie fase van de bandgap?

 
In dit circuit, is er de start-up circuit aan de rechterkant.Iedereen kan bespreken hoe de start-up schakeling werkt in deze bandgap circuit?En is er een power-down-circuit?Als er geen power-down-circuit, te simuleren hoe de start-up circuit?

 
In uw bandgap vergelijking, K = R2/R1 * ln (n) waarbij n is de verhouding tussen bipolaire.Dus je bent onafhankelijk van de weerstand variatie in het geval van dat u uw weerstand geëvenaard in de lay-out.

 
Opstarten circuit zal werken:
Aanvankelijk R3 zal pull-down poort van M6 zo M6 is uitgeschakeld.Dus Poort van M5 hoog zal draaien op de M5.Dit zal pull-down poort van de M1, M2, M3, zodat alle huidige bronnen begint te stromen, zodat de huidige bandgap zal beginnen.Zodra VREF zal komen en circuit is zelf stand kunnen houden.
M6 is Aan die veel sttronger vervolgens bovenste diode aangesloten P tranistor zo M6 On, uitschakelen M5.

Power Down signaal zal worden toegevoegd aan diode aangesloten P transistor.In plaats van het diode aangesloten, poort van zal worden connetced aan powerdown.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top