Backannotating de timing informatie

[Chethan]

Hi All,

Hoe kan ik een backannotation van het doen. LIB-bestand om te controleren of alle timing bogen zijn aanwezig in mijn. LIB-bestand en ook de waarden zijn consistent.Ik heb de. LIB-bestand en de VHDL / Verilog modellen.Alle documenten met betrekking tot dezelfde zou zeer nuttig zijn.

Thanks and regards
Chethan

 

[joe2moon]

1) Zolang het lezen van het. Lib bestand in het hulpprogramma, zullen deze timing correct worden toegepast.

2) Back-annotatie meestal betekent het toepassen van de timing (SDF-bestand) terug in het ontwerp.
(SDF: Standard Vertraging Format)

 

[Peter Shi]

Spreek met joe2moon
Eerst moet je belasting. Lib-bestanden naar de tool die u gebruikt
Ten tweede lezen in beide poort niveau netlist en timing (SDF)
Dan zul je slagen in timing backannotating.