autorefresh in SDRAM interface?

[ahgu]

sinds SDRAM toegang is synchroon, en je weet hoeveel clk cycli u nodig hebt om de gegevens te komen.Wat als op het moment wanneer u een lezen, is de controller doet een refresh, dan zou dat uitstel van de beschikbare gegevens paar cycli?hoe zou u dat compenseren?

Ik begrijp autorefresh is iets dat u aan bepaalde keer per ms doen.

bedankt
ahgu

 

[wfond]

Er zijn een aantal toegestane cycli voor dat (veiligheid bereik).De zaak die u opgeworpen, is OK als het de typische design met een factor die u heeft.niet m (at) x.noch min.

 

[ahgu]

Kunt u mij meer detail?
Hoe te voorkomen dat de autorefresh timing verschil, zonder toevlucht te nemen tot asynchrone methode?

Ook in de DDR, wanneer de host draait op 1 / 2 van de CLK snelheid, kan zij geen toegang tot gegevens op de volledige bandbreedte toch, hoe zou ddr helpen?

bedankt
ahgu

 

[maskrom]

Auto-Refresh is commando.In de datasheet, ziet u de m (at) x refresh-cyclus is rond de 16ms naar 64ms.En u zult zien in refresh cyclustijd, moet u voorvormen hoeveel tijd autorefresh.Net 16ms zal worden 1k refresh (k = 1024), 32ms is 2k verversen en 64ms is 4k vernieuwen.U moet uitvoeren Precharge alle eerste en voer vervolgens auto-refresh.Precharge moeten besteden 1 ~ 3 cycles.each tijd, je auto-refresh, 1 ~ 3 cycli is paniek.Maar je kunt gebruiken barsten vernieuwen, dan kunt u opslaan nk X prechage tijd.Het is penality systeem moet wachten barstte refresh-cyclus te beëindigen.Ik denk dat je kiest distribueren vernieuwen, 15.6us = 64ms/4096 hebben een refresh.Ik hoop dat dit antwoord op uw eerste vraag.

 

[Maziar]

nog een src werk MCU en SDRAM?