ASIC-wereld-interview vraag

[vlsi_maniac]

Hallo allemaal, ik heb een twijfel over de onderstaande vraag. Q: Verwijzend naar het diagram hieronder, kort uit te leggen wat er zal gebeuren als de propagation delay van de klok signaal in B pad is veel te hoog in vergelijking met het pad A. Hoe lossen we dit probleem als de propagatie vertraging in de weg B kan niet worden gereduceerd ? goed is het juist als we een kam pad invoegen tussen twee regs zodanig dat de gegevens aankomsttijd is toegenomen?

bedankt

 

[user_asic]

Waarom niet buffers gebruiken op pad A om de vertraging gezien door de clock-signaal waardoor de klok skew van het pad AB te verhogen, pas dan de T om rekening te houden voor wat schuin is overgebleven? EDIT: meer uitwerking: Als TCP is de minimaal toegestane klok freq, dan hebben we: Tcp> = Tskew + TPD (max) Waar TPD (max) is de voortplantingsvertraging door het systeem. Dit bestaat uit vertragingen in de FFS, interconnectie vertragingen en combinatievormen vertragingen. Daarom zal het verhogen van de combinatievormen vertraging te verhogen Tcp! Aangezien wij negatieve clock skew (de eerste FF heeft de eariler clk), moeten we de Tskew, en dus verhoging van het systeem freq. Als we positief klok scheef, dan is de hoogste operationele frequentie wordt verlaagd omdat er meer tijd moet worden toegevoegd aan de klok het signaal voor het systeem betrouwbaar te werken. Dat wil zeggen, gegevens te bereiken FF1! Wat is het punt in het hebben van FF2 klaar, maar de klok hasnt bereikt FF1? Het vermindert alleen maar prestaties van het systeem.