ASIC-ontwerp stroom helpen

[linuxluo]

Hi, All
Nu ben ik het ontwerp van een embeded chip van RTL naar GDSII.Mijn tools zijn VCS, DC, PT, SE, assura.
Kunnen sommige jongens mij vertellen hoe de synthese van deze tools in het ontwerp stroming in detail?Vooral in backend plattegrond en route.
ps Ik ben in staat om hulpmiddelen te gebruiken.

 

[philewar]

linuxluo wrote:

Hi, All

Nu ben ik het ontwerp van een embeded chip van RTL naar GDSII.
Mijn tools zijn VCS, DC, PT, SE, assura.

Kunnen sommige jongens mij vertellen hoe de synthese van deze tools in het ontwerp stroming in detail?
Vooral in backend plattegrond en route.

ps Ik ben in staat om hulpmiddelen te gebruiken.

 

[ntxp]

hoe zit het mixed signal chip design stroom?vooral op soc ontwerp ..

ntxp

 

[philewar]

SOC is een groot verhaal, en ik moet toegeven dat ik ben niet duidelijk over.
Mei sommige deskundigen antwoord op de vraag.

 

[bravobravo]

1.gebruik ECS of cohesie voor Soc ontwerp, wij nemen dit ...
veel van mijn vriend dit doen ..
2.gebruik cohesie te genereren kruiden analoge en digitale hdl hek niveau netlist ..
(indien uw digitale blok hebt kruid netlist, zal het ook doen.)

3.gebruik vervolgens nanosim te simuleren met behulp van analoge blokkeren specerij modus, met behulp van digitale hulpmiddelen VCS .. (de instrumenten zal de communicatie elkaar ..)

hoop dat dit antwoord zal je helpen meer ....

 

[yasonwang]

FE of plattegrond manager te doen plattegrond, dwz te blokkeren plaats; SE P &R;
Voltagestorm of Arcadia te analyseren macht spoor; Celtic te analyseren en overspraak electromigation;