ASIC Design, bestand extentie stroom!

[mami_hacky]

Wie kan mij een lijst van bestand extenties gebruikt in synopsys ASIC ontwerp stroom?

bijvoorbeeld voor Xilinx FPGA's Ik zeg dit:
*. v -> Synthese -> *. edf
Vervolgens *. edf en *. EDN en *. NCF en *. ucf -> ngdbuild -> *. ngd
*. ngd -> kaart -> *. NCD
*. NCD en *. PCF -> par -> *. NCD

Ik wil een zelfde schema voor synosys ASIC design flow.Wie kan helpen?