P
Pont de Pedra
Guest
Hallo, ik gebruik de "dcfifo" mega-functie, van Altera Quartus V 5,0, op een 16550 UART in VHDL design. De FIFO werkt prima. Ik gebruik het in "Show-ahead synchrone FIFO-modus." - De eerste keer dat de stroom is ingeschakeld, de FIFO leeg is, wordt de uitgang Q [11 ... 0] stuurt een "0" als de uControler leest het goed.. -. Dan ontvangt echte data.-Als de FIFO is gelezen voor 16 keer (diepte van de FIFO), de gegevens in q [11 ... 0] is niet "0" (het FIFO leeg is) Meestal toont de laatst ontvangen waarde of willekeurige waarden. Het is niet erg belangrijk, omdat het FIFO merken leeg is, dan is de waarde van q [11 ... 0] is niet geldig. Ik heb een UART van Philips en de nationale en de waarde geprobeerd lezen is altijd "0" (als het FIFO leeg is). Iedereen heeft dit probleem of iets dergelijks encounterd? Thank's op voorhand.