ADC referentiespanning circuit

L

Lantis

Guest
Ik ontwierp een 6bit Pijplijn ADC.Echter, ik heb een probleem toen ik het ontwerp van de referentiespanning circuit.
Want ik heb geen uitvoer pad voor VREFP (1.75V) en VREFN (1.25V), zo voeg ik een grote dop (ongeveer 400pF) op chip.Ik vraag me af welk soort OPAMP ik moet gebruiken.
Voor een fase (gevouwen) opamp, de grote dop laat de bandbreedte zeer laag (ongeveer 1K ~ 100kHz), de vreference spanning zal gewijzigd worden wanneer de klok schakelen, en de referentiespanning recoverd zeer langzaam.

Dus gebruikte ik twee fasen opamp, en gebruikt een weerstand seriesed met de molenaar capaciteit om te annuleren, de output paal.De BW is veel groter dan de gevouwen zijn.

Ik weet niet zeker of het zal werken of niet.Plz geef me wat advies!Bedankt!

 
hi lantis.
In mijn optie, voor de chips hebben VREN Pin en het aansluiten van een cap buiten, ze normaliter een interne weerstand met waarde over tientallen k ohm.Vervolgens FREFN is bufftered.Dus je amp niet hoeft te dirve de dop rechtstreeks.

 
Bedankt voor uw antwoord.
Maar ik had geen vref Pin buiten de chip.

 
1.vermindering van het GLB (50p) voor voudige cascode
2.Als de dop cannt te klein, gebruik in twee fasen, maar wees de PM

 
Hoi, ik heb misschien een misverstand.
wat
is het doel van de 400p-cap?

 
Ik denk dat je gewoon behoefte aan een oplossing voor dit verschil spanning van VREFP en VREFN.
Als beiden veranderen wanneer klok switching (klok feedthrough),
u hoeft niet te zorgen voor referentiespanning herstellen tijd, nietwaar?

 
het doel van de 400p-limiet voor lage ruis en lage rimpel

 
Als het doel van de 400p-limiet voor lage ruis en geen rimpel, zou er een weerstand in serie met de cap.So, waarom op de versterker moeten rijden direct de dop?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top