adc and dac

[rajakash]

hi vrienden

is het mogelijk om DAC en ADC ontwerpen met behulp van verilog of VHDL ..
pls
Ik heb deze twijfel .. help me

 

[echo47]

Nee, Verilog en VHDL geen ondersteuning voor analoog.Instead, you could use Verilog-AMS or VHDL-AMS.

 

[avimit]

Nee Het is niet mogelijk om 'design' een ADC-of DAC met behulp van VHDL / Verilog.
Het is echter mogelijk om 'model' of een ADC-DAC met behulp van VHDL / verilog
Je hoeft geen ams gebruiken als je niet wilt.Eenvoudige ADC en DAC kan worden gemodelleerd met behulp van eenvoudige VHDL / verilog
hoop dat het helpt,
KR
Avi
http://www.vlsiip.com

 

[ameed]

hoi,
ja we kunnen ontwerpen en zo hebben code vervolgens zien op opencores.com: idea:thanx ......

 

[Iouri]

http://direct.xilinx.com/bvdocs/appnotes/xapp154.pdf

http://direct.xilinx.com/bvdocs/appnotes/xapp155.pdf

Check It Out is het wat je nodig hebt?