Z
z81203
Guest
Hoi,
Ik heb net gehoord aldec's riviera.wie kan mij vertellen waar een is beter dat Riviera & modelsim.Zijn er nog meer ASIC design tools voor gemengde taal (verilog & VHDL) simulator?
<img src="images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />Bedankt.
Ik heb net gehoord aldec's riviera.wie kan mij vertellen waar een is beter dat Riviera & modelsim.Zijn er nog meer ASIC design tools voor gemengde taal (verilog & VHDL) simulator?
<img src="images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />Bedankt.