50MHz tot 1MHz klok divder (Spoedeisende Hulp)

[jawadysf]

Hallo frendz.
Ik wil een 1 MHz klok met 50% inschakelduur.f van de 50MHz in Spartan 3 SxLC.Can raden iedereen de oplossing voor het?

Haar dringende
Thanx

 

[ombadei]

Zou moeten werken voor mooi verdeeld frequenties maar let op dat ik deze klok te vrij draaien en ik had eigenlijk al een vorm van resetten.Verander gewoon de 'n' waarde aan uw behoeften.

Nog relatief nieuw voor VHDL maar ik heb al te spelen met het sinds vorig jaar.Veel plezier.

Hier
is de code:
Code:

entiteit clk_div is

Port (

clkin: in STD_LOGIC;

clkout: Out STD_LOGIC);

einde clk_div;Behavioral architectuur van clk_div is

signaal clk_tmp: std_logic: ='0 ';

signaal CNT: integer: = 0;

constante n: integer: = 2; - klok divisie factor = 2n

- Dus, in dit geval:

- Clkout = clkin/2nbeginnen

proces (clkin, clk_tmp) beginnen

if (clkin'event en clkin ='1 '), dan

if (CNT = n-1) dan

clk_tmp <= niet clk_tmp;

CNT <= 0;

anders

CNT <= CNT 1;

end if;

end if;

clkout <= clk_tmp;

einde proces;einde Behavioral;

 

[jawadysf]

bedankt voor uw antwoord.