4 BIT CLA ADDER HELP!

[ninja8oi]

Hey guys een of andere reden heb ik gewerkt aan deze extra marge voor de laatste paar dagen en kan niet dit ding te compileren krijgen.Ik krijg een Error: Line 49: VHDL syntax error; onverwacht einde-van-bestand.Wat betekent dit?Ik kan niet vinden waar de fout is.

library IEEE;
gebruik ieee.std_logic_1164.all;

ENTITY CLA_ADDER IS
PORT (x0, x1, x2, x3: in std_logic;
y0, y1, y2, y3: in std_logic;
C0: in std_logic;
S0, S1, S2, S3: out std_logic);
END CLA_ADDER;

Architectuur gedrag van CLA_ADDER IS
Signaal G0, G1, G2, G3, p0, P1, P2, P3, C1, C2, C3, C4: Std_logic;

Beginnen

- Definiëren G
Process (x0, x1, x2, x3, y0, Y1, Y2, Y3)
Beginnen
g0 <= x0 en y0;
g1 <= x1 en y1;
g2 <= x2 en y2;
g3 <= x3 en y3;
- Definiëren P
p0 <= x0 of y0;
p1 <= x1 of y1;
p2 <= x2 of y2;
p3 <= x3 of Y3;
Proces beëindigen;- Definiëren C
Proces (G0, G1, G2, G3, p0, P1, P2, P3, C0)
Beginnen
c1 <= g1 of (P1 en C0);
c2 <= G2 of (p2 en (g1 of (P1 en C0));
c3 <= G3 of (P3 en g2) of (P3 en P2 en G1) of (P3 en P2 en P1 en C0);
c4 <= G3 of (G3 en G2) of (P3 en P2 en G1) of (P3 en P2 en P1 en G0) of (P3 en P2 en P1 en P0 en C0);
Proces beëindigen;

- Definiëren S
Proces (P0, P1, P2, P3, C0, C1, C2, C3);
Beginnen
S0 <= p0 XOR C0;
s1 <= p1 XOR c1;
s2 <= p2 XOR c2;
s3 <= p3 XOR C3;
Einde proces;
END architectuur gedrag;

 

[khorram]

Je miste een ")" in lijn 35.Ook kunt zetten "," na het "proces" in lijn 41.In lijn 48 moet je verwijderen "architectuur".Probeer de volgende code:

library IEEE;
gebruik ieee.std_logic_1164.all;

ENTITY CLA_ADDER IS
PORT (x0, x1, x2, x3: in std_logic;
y0, y1, y2, y3: in std_logic;
C0: in std_logic;
S0, S1, S2, S3: out std_logic);
END CLA_ADDER;

Architectuur gedrag van CLA_ADDER IS
Signaal G0, G1, G2, G3, p0, P1, P2, P3, C1, C2, C3, C4: Std_logic;

Beginnen

- Definiëren G
Process (x0, x1, x2, x3, y0, Y1, Y2, Y3)
Beginnen
g0 <= x0 en y0;
g1 <= x1 en y1;
g2 <= x2 en y2;
g3 <= x3 en y3;
- Definiëren P
p0 <= x0 of y0;
p1 <= x1 of y1;
p2 <= x2 of y2;
p3 <= x3 of Y3;
Proces beëindigen;- Definiëren C
Proces (G0, G1, G2, G3, p0, P1, P2, P3, C0)
Beginnen
c1 <= g1 of (P1 en C0);
c2 <= G2 of (p2 en (g1 of (P1 en C0)));
c3 <= G3 of (P3 en g2) of (P3 en P2 en G1) of (P3 en P2 en P1 en C0);
c4 <= G3 of (G3 en G2) of (P3 en P2 en G1) of (P3 en P2 en P1 en G0) of (P3 en P2 en P1 en P0 en C0);
Proces beëindigen;

- Definiëren S
Proces (P0, P1, P2, P3, C0, C1, C2, C3)
Beginnen
S0 <= p0 XOR C0;
s1 <= p1 XOR c1;
s2 <= p2 XOR c2;
s3 <= p3 XOR C3;
Einde proces;
END gedrag;