J
joe345
Guest
Proberen om aanvulling op de code op 010 uit te voeren, maar i cant gebruik + teken als de eis voor optellen, zodat im proberen om het uit te voeren met behulp van een rimpeling te voeren half bit opteller, maar ik denk niet dat mijn loop in orde is. Want als ik uit te voeren 011 + 111 Ik krijg juiste resultaat .. suggesties? BIBLIOTHEEK IEEE, GEBRUIK ieee.std_logic_1164.ALL, GEBRUIK ieee.std_logic_arith.ALL, GEBRUIK ieee.std_logic_unsigned.ALL; ENTITEIT alu IS PORT (a: IN STD_LOGIC_VECTOR (31 DOWNTO 0), b: IN STD_LOGIC_VECTOR (31 DOWNTO 0); op : IN STD_LOGIC_VECTOR (2 DOWNTO 0), resultaat: OUT STD_LOGIC_VECTOR (31 DOWNTO 0); cout: OUT STD_LOGIC; nul: OUT STD_LOGIC); END alu, ARCHITECTUUR beschrijving van alu IS BEGIN SIGNAL carrytemp: std_logic PROCESS (a, b, op ) BEGIN carrytemp resultaat resultaat voor i in 31 downto 0 resultaat (i)