32 bit met 128bit-en output in 32bit 100 punten voor soluti

[khamitkar.ravikant]

Ik ben de uitvoering van encryptie algo.
als 128 bits data wordt genomen binnen met gegevens pad van 32 bits.
de 4 klokcyclus nodig zijn ontworpen met behulp van state machine.
maar een extra cyclus van de klok krijgen verspild tijdens stand trasition aan laod de graaf
dus elk orgaan kan wijzen mij de betere oplossing.

Ik heb in 128 bit gegevens met behulp van 32-bits woord lijn binnen en dan na het opslaan in temp
registger, na 4 klok cycli 128 bit gegevens worden verwerkt, zodat er geen probleem met de verschuiving rijen operatie,
pakket is opgenomen en innerlijke is belangrijkste stroming.

in beeld wordt aangetoond, de extra klok nodig die ik wil nemen om te voorkomen dat gegevens in en
ctout wordt uitgevoerd in 32 bit 128 bit verwerkt uitgang.

kunt u iemand me helpen.

de code is opgenomen als bijlage<img src="http://images.elektroda.net/67_1233504766_thumb.jpg" border="0" alt=""/>Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[tom_hanks]

Hi Ravi,
Kunt u een 128-bits register of fifo binnen uw processor ...

Vervolgens shifht de parallelle gegevens door 32-bits op elke tic van klok ..

Sante,
Tom

 

[khamitkar.ravikant]

hi tom
dank voor antwoord heb ik de code en ik nodig om deze code synchronus voor 4 klok cycli en als hij wordt 5 klok cyclus bij elke conversie dus ik moet weten is het mogelijk om extra klokcyclus, nummer 5 voor elke conversie van 128-bits die ik gebruik voor het laden counter met de waarde van de oorspronkelijke.

 

[palai_santosh]

Hi Ravi,
Controleer het signaal "CNT" Dit gaat verder dan het aanbod, zoals u gedefinieerd als 0 tot 3.proberen het te repareren.hoop dat dit probleem op te lossen.

 

[khamitkar.ravikant]

CNT het probleem is, maar ik ben niet het vinden van de juiste oplossing
kunt u een alternatief voor dit .....

 

[j_andr]

khamitkar.ravikant schreef:

/.../ een extra cyclus van de klok krijgen verspild tijdens stand overgang /.../

 

[j_andr]

mijn versie van de code, enigszins vereenvoudigd, kan iemand geïnteresseerd is;
qu (at) rtus gemeld minder middelen gebruik en Fmax hoger dan de oorspronkelijke code;
Code:module innerlijke

(

input clk, rst,

input [31:0] DIN,

output reg [31:0] dout

);reg [1:0] CNT;altijd @ (posedge clk)

if (rst) CNT <= 0;

anders CNT <= CNT 1;reg [31:0] arr [2:0];

reg [31:0] arr_out [3:0];altijd @ (posedge clk)

zaak (CNT)

0, 1, 2: beginnen arr [CNT] <= din; dout <= arr_out [CNT]; einde3: beginnen

arr_out [0] <= (arr [0] [31:24], arr [1] [23:16], arr [2] [15:8], DIN [7:0]);

arr_out [1] <= (arr [1] [31:24], arr [2] [23:16], DIN [15:8], arr [0] [7:0]);

arr_out [2] <= (arr [2] [31:24], DIN [23:16], arr [0] [15:8], arr [1] [7:0]);

arr_out [3] <= (din [31:24], arr [0] [23:16], arr [1] [15:8], arr [2] [7:0]);

dout <= arr_out [3];

eindigen

ENDCASEendmodule

 

[geeks]

Hi khamitkar.ravikant,

Ik denk dat als ur teller op nul komt en weer gaat naar 3 en afval een klok (van belang voor het tellen), u kunt controleren wanneer ur teller op nul komt, laad het met waarde 2 niet 3 en tegelijkertijd uitvoeren ur eerste 32 bits input taak en daarna verder met ur normale routine.

Misschien zal dit helpen.

Voor alle twijfels en mijn fouten, ur altijd welkom.

Best of Luck
Geeks

 

[geeks]

Hi khamitkar.ravikant,

Kunt u ons ABT update van de status van ur ontwerp.

Kan ik helpen op een ander punt.

En net voor mijn info.waarop encryptie algoritme ur werken?En voor welk bedrijf ru werken.

Groeten
Geeks

 

[Childs]

Ik ben geïnteresseerd in deze maar ik kan het niet vinden van uw code .......=.=

 

[tariq786]

Kerel, waar is de code?

 

[khamitkar.ravikant]

yes i verwijderd van de code zoals ik heb de oplossing voor hetzelfde op mijn eigen
nog iemand zo geïnteresseerd dan kunt u zenden mij privebericht Ik zal ze laten weten waar de code is.en zal de code in detail te.

 

[geeks]

Hi ravikant,
annuleerteken u pls aandeel ur oplossing voor ons.

Groeten
Geeks

 

[kel8157]

khamitkar.ravikant wat is de software die u gebruikt voor de simulatie en golfvorm?golfvorm je ziet er heel mooi ..

 

[khamitkar.ravikant]

zijn Xilinx ISE software alleen dat is XST ingebouwde simulator binnen Xilinx software, de afbeelding die ik geüpload is met software versie van Xilinx ISE 8.2 en nu gebruik ik versie 10.1 i
zo simulator is XST alleen en heb veel details van de simulatie nu i statrted met behulp Modelsim 6.0d ook
dank en betreft