17:24

J

jay_ec_engg

Guest
Hoi vrienden ..
Ik wil converteren 2.048 MHz tot 10MHz ...Ik heb Spartan-3-apparaat ...Met behulp van DCM Ik ben niet in staat om de juiste factor voor 10MHz ..Ik heb geprobeerd om te zoeken PLL ook ...maar couldnt get iets ...Can any one help me ..

 
Hoi,

Hoe nauwkeurig wil je je 10 MHz klok, heb je voor het genereren van een soort 1PPS signaal of iets ....?

-maestor

 
Ik denk dat het meer is easy to get 2.048 uit 10MHz.U kunt een 10MHz klok van 2.048 klok.Maar het lijkt erop dat het moeilijk is om de klok eigen cyclus en een betere uitdrukking.Dus kan je iets vertellen over uw project en toepassing?Door de manier, de klok nauwkeurigheid depent de bron van de klok, dus hoe de 2.048 is en hoe de 10MHz is.

 
klok bronnen zijn zeer nauwkeurig ..en ik ben van plan om vermenigvuldigd klok te zeer nauwkeurige ...witth minder dan 10ppb ....
Ik heb geprobeerd om hetzelfde met cDCM van Xilinx ..Ik krijg de factor 4,8828125 (10M/2.048M) ...maar ik heb kan ik 4,8 (24 / 5) met Spartan-3.
eventuele externe PLL kan dit doen?

Heeft iemand enig idee?

 
Verdeel 2.048 MHz in 2048 via een loket om een 1 kHz signaal.Gebruik deze 1 kHz signaal als een verwijzing naar een PLL, met een phaselocked 10 MHz VCO.

 
http://www.edaboard.com/viewtopic.php?t=63602&highlight =

 
Ik denk dat de DCM kan niet werken op deze snelheid is ontworpen om te werken bij 24 MHz minimum, zodat de DM niet kan worden nogotiable een oplossing te vinden voor een dergelijk ontwerp, een externe PLL kan dit doen of kunnen worden Lattice nieuwe FPGA bevat een interne PLL maar ik dunno de kloksnelheid hij handgrepen,

thats all folks

 
maken door 10x vermenigvuldiging van het signaal te krijgen 20.48MHz.Vervolgens maken DDS als:

if (clk'event en clk ='1 '), dan
acc <= acc tunen;
end if;

tune is tune woord als: fout/20.48 * 2 ^ N, waarbij N breedte van de accu.gebruik 24-32 bits precisie.hame je wat meer beweging in het signaal, maar de frequentie kan worden vrij precisious op langere schalen

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

0,1-1Hz!

Ik ben vergeten toe te voegen, hoe je de klok erop

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

nemen MSB beetje accu, neem het aan BUFG bestuurder en voila ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
 
Ik lees het laatste bericht, maar als ik mij niet worng Xilinx zei in de DS dat de minimale input frequentie om de toetsen te vergrendelen PLL is 24 MHz.
Als u zou een 10 MHz,
en niet in een FPGA uit 2040 kunt u gebruik maken van een cy22392 of vergelijkbaar.
whit een in 2048 kunt u een 10MHz 0 ppm.

 
Als u wilt dat een lage jitter output signaal, moet u een externe PLL.
Zelfs indien de DCM zou werken op 2 MHz, het heeft wat jitter.
De vereiste PLL verhouding 625/128.
Cypress chip die klinkt als een goede kandidaat.

 
U kunt DDS (directe digitale synthesizer), dat kan u een frequentie u nodig.

 
Hii Haar echt eenvoudige kwestie van minuten GEBRUIK Lattice ISPCLOCK CHIP 5560 krijgt u de nauwkeurige output ..
Bond

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top