| Auteur | Bericht |
|---|
nagraj
Geworden: 18 februari 2004
Berichten: 52
Geholpen: 1
|  20 maart 2004 9:54 klok data recovery ....? | | |
|
| | Hoe verzorg klok data recovery in het ontwerp ... voorbeelden |
|
| Terug naar boven | |
 |
Google
AdSense
| 20 maart 2004 9:54 Advertenties | | |
|
|
|
|
| Terug naar boven | |
|
ucassbo
Geworden: 23 maart 2004
Berichten: 5
| 23 maart 2004 14:21 Re: klok data recovery ....? | | |
|
| | gebruik van een data-flitser techniek om de klok terug met een XOR-poort. zie DS-DE voor meer info. |
|
| Terug naar boven | |
|
zyphor
Geworden: 22 november 2003
Posts: 100
Geholpen: 1
| 24 maart 2004 10:42 Re: klok data recovery ....? | | |
|
| | sommige SerDes ontwerp kan worden uw referentie. |
|
| Terug naar boven | |
|
nagraj
Geworden: 18 februari 2004
Berichten: 52
Geholpen: 1
| 14 juni 2004 18:30 Re: klok data recovery ....? | | |
|
| en eindelijk vond ik een aantal oplossingen in de handleidingen van toepassing Xilinx FPGA ontwerp over dit onderwerp ...
Als iemand geïnteresseerd is kunnen ze toepassing handleidingen lezen van de Xilinx website onder producten en datasheets sectie .....
 |
|
| Terug naar boven | |
|
layes2
Lid geworden: 03 december 2004
Posts: 346
Geholpen: 5
| 18 mei 2005 9:21 Re: klok data recovery ....? | | |
|
| wat wil je
de sluis tijd
de ber? |
|
| Terug naar boven | |
|
justin.li
Lid geworden: 08 december 2005
Berichten: 14
| 17 januari 2006 1:14 klok data recovery ....? | | |
|
| Een SerDes ontvangt een snelle seriële signaal (bv, 2,5 Gbit / s) en het in deserializes langzamer parallelle signalen (bijv., acht 311-Mbit / s-signalen). Met datasnelheden toe, veel bedrijven willen een SerDes integreren in hun ASIC's en andere grote digitale chips. Problemen ontstaan omdat IC-leveranciers zijn niet volledig SerDes voor het testen van de integratie ervan in een ontwerp. Voor ASIC-klanten, verlaging van de kosten moet de IC-leverancier signaal integriteit kwesties begrijpen, pre-test belangrijke intellectuele eigendom (IP), en bieden testbaarheid functies in de macro's.
Met de sterke, langdurige neergang in de communicatie-industrie, hebben bedrijven hun focus verlegd van het nastreven van cutting-edge technologie die netwerkcapaciteit bouwt te bieden zeer concurrerend aanbod van nieuwe diensten op een veel lagere kosten. Bedrijven moeten hefboomeffect uitgebreide IP-communicatie-portfolio en verbeteren signaal integriteit. Met de hogere datasnelheden, SerDes MACROCELL integratie is een van de belangrijkste vraagstukken van vandaag. Integratie SerDes functies in grotere, systeem-level ICs systeem verlaagt de kosten ten opzichte van standalone SerDes apparaten. Integratie snijdt ook het stroomverbruik en verbetert de signaal integriteit.
Om te winnen, moeten bedrijven succesvol te integreren SerDes de eerste keer, en pre-testen zorgt ervoor dat. Klanten zijn veeleisend te testen silicium zien voordat de integratie en worden steeds meer delen van hun frustratie dat SerDes aanbieders niet in staat zijn first-pass-succes. De kosten laag begint met met first-pass succes. Het eindigt met speedramp de productie volume snel. |
|
| Terug naar boven | |
|
