| Auteur | Bericht |
|---|
tryagain
Lid geworden: 14 juni 2002
Posten: 9
|  25 mei 2004 14:47 Re: Digitale oscilloscoop Project | | |
|
| | bitscope is twee kanaal 40MHZ steekproef, is het gebruik van twee tlc5540, als u behoefte hogere frequentie monster, kunt u gebruik maken van Maxim ADC te doen. |
|
| Terug naar boven | |
 |
abs
Lid geworden: 29 mei 2004
Posten: 9
| | 29 mei 2004 15:55 Re: Digitale oscilloscoop Project | | |
|
|  hellow iedereen. Ik ben afkomstig uit China vasteland. Ik ben op zoek naar (en wilt meedoen) een vrij project op te bouwen lowcost pc toepassingsgebied. voor onze
Chiness mensen de meeste van de uitrusting zijn te duur om te kopen, dus het is een goold idee om te bouwen tot een van mijn zelf, indien die kan helpen? Bedankt. |
|
| Terug naar boven | |
|
joc_06
Lid geworden: 28 november 2003
Posts: 51
Geholpen: 2
| | 29 mei 2004 17:53 Re: Digitale oscilloscoop Project | | | tags: chocbar project |
|
| | Kijk naar de links geplaatst boven het bijzonder de chocbar project. Ik ben pas begonnen met het verzamelen van onderdelen voor de bouw van dit een, zodat het kan interessant zijn |
|
| Terug naar boven | |
|
eltonjohn
Lid geworden: 22 februari 2002
Berichten: 1686
Geholpen: 26
| | 29 mei 2004 18:10 Re: Digitale oscilloscoop Project | | |
|
| Ik heb een project dat ik nooit klaar is .. Een van die dingen .. Het is een leuk idee .. maar te pricy en complex .. het is een ruimte in een PCMCIA-kaart
Ik denk dat ik zal migreren het hele ontwerp naar een FPGA .. Ik gebruikte Ti een DSP en een CPLD (triscend) voor de interface .. maar het is te groot voor de kleine kamer! |
|
| Terug naar boven | |
|
abs
Lid geworden: 29 mei 2004
Posten: 9
| | 30 mei 2004 16:12 Re: Digitale oscilloscoop Project | | | tags: ads831 prijs is ads831 ads831e |
|
| bedankt. Ik denk dat als een equitment testen radio equipments.high snelheid (dual-channel 80Msps of hoger) is handig voor mij, Tom's ontwerp spand te veel tijd aan opslag diepte, kan leiden tot hoge prijs voor een te bouwen up.I denk voor gemeenschappelijk gebruik (en voor mij) 64K opslag diepte is genoeg.
In China de goedkoopste A / D-chip is TI ads831e (8bit 80Msps). Als er een heeft gebruikt? Ik wil gewoon weten of het echt zo goed als TI zegt? |
|
| Terug naar boven | |
|
abs
Lid geworden: 29 mei 2004
Posten: 9
| | 31 mei 2004 14:56 Re: Digitale oscilloscoop Project | | | tags: DSO DSO Mk3 fifo ads831 project is ads831 ads831 DSO DSO Mk3 fifo-chip |
|
| Ik had gelezen veel days.And dit uiteindelijk vond ik MK3 door David Jones is de easyest te buile up PC-gebaseerde DSO.It is eigenlijk een oud project, opgebouwd door sommige klassieke 74HCxx TTL chip, Geen CPLD heeft zelfs geen MCU. Ik denk dat dit de juiste wat ik nodig heb, een van de redenen is dat een fundamenteel CPLD chip als @ ltera EMP7128S kost ongeveer 80Y / 8 = 10 $ in China, het is een groot aantal voor mij en mijn vriend Li.
Maar de A / D-chip die gebruikt wordt in MK3 is alleen werkt bij 20Msps, Het is niet genoeg, ik wil gebruik maken van een ADS831 (TI-BB) instead.Now de nadelen van FIFO chip een grote problem.I konden het niet vinden van een FIFO chip, die kan werken op de kloksnelheid van 80M.could een kan helpen me gewoon om uit te vinden wat goedkope die kunnen werken op de hoge snelheid normaal? thanks!
Of heeft een advies voor me doen laat het me weten aub.
Met vriendelijke groet. |
|
| Terug naar boven | |
|
monnoliv
Lid geworden: 09 maart 2004
Posts: 100
Geholpen: 3
Locatie: België
| | 01 juni 2004 0:46 Re: Digitale oscilloscoop Project | | | tags: schematische DSO DSO DSO fifo schema's http://www.soudez.org/page_projet2.php soudez DSO |
|
| Hi, kijk hier http://www.soudez.org/Page_Projet2.php.
Het is een twee kanalen DSO (2x100MS / s met FIFO), ik ben net klaar met de schema's. Ik ga zelf het ontwerp van de PCB. Het doel van dit project is om een goedkope zelfstandige powered DSO op USB-poort. Open source design, opmerkingen welkom!
@ |
|
| Terug naar boven | |
|
tryagain
Lid geworden: 14 juni 2002
Posten: 9
| | 01 juni 2004 1:20 Re: Digitale oscilloscoop Project | | | tags: http://www.soudez.org/page_projet2.php |
|
| Beste monnoliv,
Ik ben in China, ik kan niet op deze site:
http://www.soudez.org/Page_Projet2.php
Waarom? |
|
| Terug naar boven | |
|
monnoliv
Lid geworden: 09 maart 2004
Posts: 100
Geholpen: 3
Locatie: België
| | 01 juni 2004 10:48 Re: Digitale oscilloscoop Project | | |
|
| Server is bezet, probeer het nu ...
A |
|
| Terug naar boven | |
|
is_razi
Lid geworden: 06 april 2002
Posts: 172
Geholpen: 7
Locatie: Tabriz
| | 01 juni 2004 13:38 Re: Digitale oscilloscoop Project | | |
|
| | tryagain schreef: | | bitscope is twee kanaal 40MHZ steekproef, is het gebruik van twee tlc5540, als u behoefte hogere frequentie monster, kunt u gebruik maken van Maxim ADC te doen. |
hoi,
heb je cpld's vereist files.if dus stuur me.
groeten.
 |
|
| Terug naar boven | |
|
abs
Lid geworden: 29 mei 2004
Posten: 9
| | 01 juni 2004 14:12 Re: Digitale oscilloscoop Project | | |
|
|  Het lijkt erop dat ik niet kon bezoeken monnoliv de websit too.I zelfs niet kon bezoeken www.Bitscope.com uit China Mainland.I zal proberen gebruik te maken van een proxy, ik hoop dat er iets gedaan zou kunnen helpen. |
|
| Terug naar boven | |
|
monnoliv
Lid geworden: 09 maart 2004
Posts: 100
Geholpen: 3
Locatie: België
| | 01 juni 2004 17:46 Re: Digitale oscilloscoop Project | | |
|
| | Probeer dit: ftopic41841-30.html" class="nav">Terug naar boven | | | Skov
Lid geworden: 15 maart 2003
Posten: 7
| | 01 juni 2004 19:31 Re: Digitale oscilloscoop Project | | | tags: epm3064 epm3064 project DSO cpld cpld eenvoudige project DSO schem |
|
| 2monnoliv:
Hoi,
mijn advies:
1) Het is aanbevolen om pull-up weerstanden voor JTAG.
2) CP2101 is eenvoudiger dan FTDI
3) De trigger-regeling moet worden uitgevoerd op CPLD
Ik maakte DSO met bijna dezelfde architectuur.
EPM3064-7 was niet snel genoeg. Ik was gedwongen te gebruiken
2xEPM3032-4 (een per kanaal).
Mijn project is niet voltooid.
Tijd (geld) was;)
Groeten,
S |
| | Terug naar boven | | | jaac
Lid geworden: 12 maart 2002
Posts: 67
Locatie: Colombia
| | 01 juni 2004 23:05 Re: Digitale oscilloscoop Project | | |
|
| Wat heb je in je gedachten?
Hoe kunnen wij helpen? |
| | Terug naar boven | | | martingn
Lid geworden: 31 maart 2004
Posts: 40
| | 01 juni 2004 23:40 Re: Digitale oscilloscoop Project | | | tags: cpld projecten fifo area26 DSO DSO projecten op cpld http://area26.no-ip.org/ DSO cpld ADC DSO project op acex1k |
|
| Hi All,
Im geen expert, maar na al het DSO-projecten in het net kwam ik op het volgende:
- De beste optie is het vervangen van FIFO CPLD door een FPGA met interne RAM-geheugen.
Goedkoper ex. @ Ltera ACEX1K ~ 100Mhz RAM 3x512bytes U $ S12
... Sneller kan doen reactieprijs
- Gebruik een volledige differentiële OP bij de ingang van de ADC is beter (beter ruis verhouding).
Groeten,
Martin
PS: (Ook al is er niet te veel info, maar er is een goede site met een DSO-project niet in deze post http://area26.no-ip.org/?section=hard&project=scope) |
| | Terug naar boven | | | alphi
Lid geworden: 23 december 2001
Posts: 440
Geholpen: 1
| | 02 juni 2004 1:15 Re: Digitale oscilloscoop Project | | |
|
| | Heeft u actieve link over dit project link? |
| | Terug naar boven | | | joc_06
Lid geworden: 28 november 2003
Posts: 51
Geholpen: 2
| | 02 juni 2004 14:46 Re: Digitale oscilloscoop Project | | |
|
| | monnoliv schreef: | | Probeer dit: ftopic41841-30.html" class="nav">Terug naar boven | | | KHACH
Lid geworden: 23 oktober 2001
Posts: 48
Geholpen: 2
| | 02 juni 2004 16:13 Re: stroboscopische methode van de meting voor DSO | | | tags: DSO cpld ADC |
|
| | Make_Pic schreef: | | Ik moet alle informatie over een stroboscopische methode van de meting voor DSO! De stroboscopische methode maakt het mogelijk voor het meten van frequenties tot ongeveer 3 GHz. |
RIS (random interval bemonstering) is goed advanteges van toepassingsgebieden. Oude HP reikwijdtes werk met 500 MHz bandbreedte met 20 Mhz ADC. De BDP (tijd naar digitaal converter) gebaseerd. Analoge trigger start TDC vervolgens ADC klok stoppen. Op de TDC-out gelijkstroomvoeding is evenredig aan reactieprijs klok te vertragen. Lage snelheid ADC converteren deze spanning op code proportioneel te vertragen.
Ik heb informatie over TDC logica uitvoering in CPLD. Belangrijkste probleem is complementair ontwerp van TDC logica. Elke verandering van comlementary klokken signaal voor hoge snelheid diode schakelaar is afgebroken TDC prestaties. Iedere suggestie over comlementary sygnal VHDL implementatie? |
| | Terug naar boven | | | alphi
Lid geworden: 23 december 2001
Posts: 440
Geholpen: 1
| | 02 juni 2004 16:41 Re: Digitale oscilloscoop Project | | | tags: oscilloscoop ADC chip oscilloscoop chip oscilloscoop chip oscilloscoop op een chip op chip oscilloscoop digitale oscilloscoop chip |
|
| | Hallo, iedereen bekend is welke monster ADC chip worden gebruikt in Tek digitale oscilloscoop: TDS220? |
| | Terug naar boven | | | Dainis
Lid geworden: 15 mei 2001
Berichten: 1451
Geholpen: 56
| | 02 juni 2004 22:52 Re: Digitale oscilloscoop Project | | | tags: oscilloscoop ADC chip oscilloscoop chip snelle ADC chip oscilloscoop chip oscilloscoop op een chip snelle ADC oscilloscoop op chip oscilloscoop |
|
| | alphi schreef: | | Hallo, iedereen bekend is welke monster ADC chip worden gebruikt in Tek digitale oscilloscoop: TDS220? |
Ik heb wat informatie, dat TDSxxx oscillscopes geen snelle ADC, maar voor snelle bemonstering het gebruik CCD (charge coupled device apparaat)-apparaat, kan het zijn andere naam (niet CCD) ....
ps
1) TDSxxx reikwijdtes is heel goed voor haar prijs!
2) Er zijn zeer beperkte channel geheugen
3) Bemonsterd signaal noisy |
| | Terug naar boven | | | monnoliv
Lid geworden: 09 maart 2004
Posts: 100
Geholpen: 3
Locatie: België
| | 03 juni 2004 0:56 Re: Digitale oscilloscoop Project | | | tags: epm3064 schematische DSO schematische wat is epm3064 |
|
| Ik dank u allen van u voor uw adviezen.
In het bijzonder Skov, op slechts enkele vragen voor u:
Waarom EPM3064-7 was niet snel genoeg?
Waarom gebruik ik weerstand te trekken van signalen voor JTAG (niet zien in de docs)?
Voor Martingn: Ik zal proberen om uw voorstel te beoordelen, lijkt het vgood (ik wist niet dat er FPGA met RAM: sm15: en zo goedkoop!).
| Citaat: | | - Gebruik een volledige differentiële OP bij de ingang van de ADC is beter (beter ruis verhouding). |
dat is wat ik deed, niet?
Bedankt voor uw joc_26 FPGA advies, over de vertaling van de site, ik doe dit op een dag net voor de DSO (wachttijd voor een stabiele herziening van de schematische DSO).
NB: Ik heb zojuist de berekening van de begroting voor het DSO: ongeveer 250 alleen voor de onderdelen!
Dag. |
| | Terug naar boven | | | ME
Lid geworden: 14 maart 2002
Berichten: 1783
Geholpen: 13
| | 03 juni 2004 1:35 Re: Digitale oscilloscoop Project | | | tags: schematische DSO DSO DSO fifo schema's http://www.soudez.org/page_projet2.php soudez DSO |
|
| | monnoliv schreef: | Hi, kijk hier http://www.soudez.org/Page_Projet2.php.
Het is een twee kanalen DSO (2x100MS / s met FIFO), ik ben net klaar met de schema's. Ik ga zelf het ontwerp van de PCB. Het doel van dit project is om een goedkope zelfstandige powered DSO op USB-poort. Open source design, opmerkingen welkom!
@ |
Het ziet eruit als een heel mooi project, maar het zou makkelijker te maken als u de site vertaald naar het Engels.
Niet velen van ons begrijpen Frans (waaronder ikzelf), maar we begrijpen allemaal Engels hier op EDAboard. |
| | Terug naar boven | | | martingn
Lid geworden: 31 maart 2004
Posts: 40
| | 03 juni 2004 5:34 Digitale oscilloscoop Project | | |
|
| Hi all,
Monnoliv, neem een kijkje bij de goedkoopste FPGA @ ltera heeft met RAM included.ACEX 1K EP1K10 (3x512bytes)
U vindt een mooi project op http://fpga4fun.com dat gebruik maakt van deze chip waaronder enkele reactieprijs code.
Hopelly Ik zal beginnen met een prototype van een snel ...
Met vriendelijke groet,
Martin |
| | Terug naar boven | | | Skov
Lid geworden: 15 maart 2003
Posten: 7
| | 03 juni 2004 7:42 Re: Digitale oscilloscoop Project | | | tags: epm3064 epm3064 project fifo DSO DSO DSO cpld ADC verilog verilog project |
|
| Hoi,
>> Skov, op slechts enkele vragen voor u:
>> Waarom EPM3064-7 was niet snel genoeg?
Did you write firmware voor dit project en controleren in de simulator?
Waarom denkt u dat EPM3064-7 is genoeg?
Ik denk dat het afhangt van taken voor CPLD.
Mijn project is volledig afgesloten en gesimuleerde
in het deel van verilog programma voor CPLD.
De taken voor CPLD werden de communicatie met de buitenste FIFO, MCU, ADC,
instellingen voor de pre-historie opslag grootte, drempelvolumes en polariteit
onderlinge synchronisatie van de beide kanalen en vele anderen.
Voor mijn taken EPM3064-7 was niet snel genoeg.
>> Waarom gebruik ik weerstand te trekken van signalen voor JTAG (niet zien in de
>> Doc)?
Er zijn veel documenten over @ ltera site;)
Zie de docs op ByteBlaster.
Over geheugen grootte.
Ik denk dat het geheugen 3x512bytes is niet genoeg.
Bijvoorbeeld, DSO uit Tek heeft 3.5KB geheugen.
Andere Distributienetbeheerders hebben 100KB geheugen en meer.
Groeten,
S |
| | Terug naar boven | | | pisoiu
Lid geworden: 31 december 2002
Posts: 901
Geholpen: 24
Locatie: Roemenië
| | 03 juni 2004 8:11 Re: Digitale oscilloscoop Project | | | tags: oscilloscoop ADC chip digitale oscilloscoop fifo fifo digitale oscilloscoop oscilloscoop chip fifo-chip oscilloscoop chip oscilloscoop op een chip |
|
| | alphi schreef: | | Hallo, iedereen bekend is welke monster ADC chip worden gebruikt in Tek digitale oscilloscoop: TDS220? |
Ik heb een geopende TDS2014 (4 kanaals 1gsps) om te zien wat er binnen. Zij maken gebruik van een combinatie van chips voor elke combinatie van kanalen. Het schijnt dat een chip is de versterker en de bemonstering, en de andere een FIFO. De input sectie niet hebben veel onderdelen rond, al zijn passief. De enige actieve lijken een AC / DC optomos schakelaar. Hoe dan ook, de chips zijn eigen ontwerpen, vervaardigd door Nationaal. Zelfs niet een beetje over informatie over hen op het net. Ik heb bijgevoegd een pic met hen.
/ pisoiu
|
| | Terug naar boven | | | se06745
Lid geworden: 03 juni 2004
Posts: 26
| | 03 juni 2004 10:33 Re: Digitale oscilloscoop Project | | | tags: RIS oscilloscoop |
|
| Hoi!
Waarom al oscilloscopen zijn beperkt 5 V-5V?
Het origineel niet over deze laagspanningsapparatuur limiet.
bedankt
 |
| | Terug naar boven | | | pisoiu
Lid geworden: 31 december 2002
Posts: 901
Geholpen: 24
Locatie: Roemenië
| | 03 juni 2004 10:48 Re: Digitale oscilloscoop Project | | |
|
| Ik neem aan dat je het hier over spanning input grenzen. Niet al deze beperkingen, maar die hoge prestaties hebben. Dit komt omdat hoge prestaties oscilloscopen hebben zeer input bandbreedte. Om dit te bereiken en een goede lineariteit over gehele freq. bereik, de input versterker moet hebben lage input capaciteit. Hoogspanning bescherming circuits, tot honderden volts toevoegen ongewenste capaciteit aan de ingang. En naast dat, is onpraktisch. Als je veel geld op een 1 GHz bandbreedte DSO, meestal kun je meten hoge freq. signalen, die een lage spanning in plaats van wat er op het lichtnet. Voor hogere spanningen, 1:10 of hoger tarief doseertoestel sondes zijn beschikbaar anyway.
/ pisoiu |
| | Terug naar boven | | | Skov
Lid geworden: 15 maart 2003
Posten: 7
| | 03 juni 2004 11:13 Re: Digitale oscilloscoop Project | | | tags: oscilloscoop impedantie |
|
| Meestal wordt de INPUT keten van oscilloscopen heeft een lage weerstand (50 .. 150 Ohm) in overeenstemming met de lage impedantie van de kabel
die is aangesloten op de oscilloscoop. De gedissipeerde energie voor INPUT keten is beperkt. |
| | Terug naar boven | | | monnoliv
Lid geworden: 09 maart 2004
Posts: 100
Geholpen: 3
Locatie: België
| | 03 juni 2004 15:23 Re: Digitale oscilloscoop Project | | | tags: DSO DSO schematische schema |
|
| Skov? Ik heb gezien op een aantal DSO 1Meg input impedantie.
martingn, betreffende de ACEX 1K EP1KX0, als ik heb veel begrip voor de structuur van dit apparaat, het moet worden geconfigureerd op elke macht op. Hoe dit te doen met ingebouwde processor, EEPROM? Heb je een schema?
Groeten, |
| | Terug naar boven | | | ME
Lid geworden: 14 maart 2002
Berichten: 1783
Geholpen: 13
| | 03 juni 2004 15:41 Re: Digitale oscilloscoop Project | | | tags: oscilloscoop impedantie matching oscilloscoop impedantie matching impedantie matching met oscilloscoop |
|
| | Skov schreef: | Meestal wordt de INPUT keten van oscilloscopen heeft een lage weerstand (50 .. 150 Ohm) in overeenstemming met de lage impedantie van de kabel
die is aangesloten op de oscilloscoop. De gedissipeerde energie voor INPUT keten is beperkt. |
Dat is niet waar, normaliter de ingang impedantie van oscilloscopen is 1 MΩ | | ~ 10-100 pF.
Met behulp van 1:10 sondes, de input impedantie is 10 MΩ en de capitance is lager dan met 1:1-sondes, met 1:100 sondes, de input impedantie is 100 MΩ en de capitance is zelfs lager dan voor 1:10 sondes.
DSO is als Tektronix TDS 1000 & TDS 2000 serie bijvoorbeeld heeft een ingang impedantie van 1 MΩ | | 20 pF.
Als u geïnteresseerd waren in trasferring maximumvermogen moet u lage impedanties voor impedantie matching, maar met oscilloscopen en voltmetres u bent alleen geïnteresseerd in het overbrengen van maixmum spanning, whitout tekening alle stroom van de bron, dus de ingang impedantie is meestal> = 1 MΩ. |
| | Terug naar boven | | |
|
|
|
