Regels | Recent posts | onderwerp RSS | Zoeken | Registreren | Aanmelden

Klok generatie met JK flip-flop



Post new topic Reply to topic EDAboard.com Forum Index -> Analoog Circuit Design -> Klok generatie met JK flip-flop
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servische versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Auteur Bericht
robismyname



Lid geworden: 17 januari 2008
Posts: 105
Geholpen: 2
Locatie: Centraal Florida


Post 28 mei 2009 18:47 Klok generatie met JK flip-flop
Ik ben met behulp van een 26 MHz TCXO samen met een JK flip-flop te genereren een 13MHz klok die nodig is voor een andere IC. Mijn vraag is op welke pin van de JK Flip Flop kan ik verbinden de 26 MHz TCXO? Klok, J of K?

Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen
Terug naar boven
trekkytekky



Lid geworden: 04 april 2009
Posts: 58
Geholpen: 5
Locatie: Perth


Post 29 mei 2009 14:09 Klok generatie met JK flip-flop
Als je met deze IC (SN74/54LS107), dan sluit u de oscillator de klok pin en stropdas J, K en duidelijke (CLR) hoog. de output zal wisselen over de dalende rand (delen door 2)
Terug naar boven
robismyname



Lid geworden: 17 januari 2008
Posts: 105
Geholpen: 2
Locatie: Centraal Florida


Post 31 mei 2009 18:18 Re: Klok generatie met JK flip-flop
trekkytekky schreef:
Als je met deze IC (SN74/54LS107), dan sluit u de oscillator de klok pin en stropdas J, K en duidelijke (CLR) hoog. de output zal wisselen over de dalende rand (delen door 2)


zal aansluiten J, K en duidelijke (CLR) aan VCC goed genoeg?
Terug naar boven
trekkytekky



Lid geworden: 04 april 2009
Posts: 58
Geholpen: 5
Locatie: Perth


Post 31 mei 2009 18:50 Klok generatie met JK flip-flop
Aansluiten op Vcc zou fijn, het zal trek de ingangen hoog. Bedenk dat de 107 heeft een minimale duur van de klok lage 47nS en een max. frequentie 30MHz uit de notitie die je hebt gepost. Dus je TCXO kunnen worden om snel voor het, afhankelijk van het recht cyclus van haar output. Enige manier om erachter te komen zeker is het te proberen en te zien. Als het wel werkt de output van de Flip Flop zal een 50% duty cycle, ongeacht de input plicht cyclus.
Terug naar boven
Post new topic Reply to topic EDAboard.com Forum Index -> Analoog Circuit Design -> Klok generatie met JK flip-flop
Pagina 1 van 1 Alle tijden zijn GMT 2 Hours


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS