elektronica forum

Regels | Recente berichten | onderwerp RSS | Zoeken | Registreer | Inloggen

klok en data recovery


Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> klok en data recovery
Auteur Bericht
vinod_g



Lid geworden: 29 november 2006
Berichten: 72
Geholpen: 6


Post 30 december 2008 7:10

klok en data recovery


Ik nodig CDR (Klok en data recovery) module. Is het al beschikbaar in FPGA, of we hebben te ontwerpen?
Terug naar boven
ducna



Lid geworden: 19 januari 2006
Berichten: 16


Post 06 januari 2009 5:06

Re: klok en data recovery


Ik ben familar met Xilinx, dus ik heb geen idee voor andere gezinnen, maar ik denk dat ze helemaal hetzelfde. In Xilinx, het is geen geïntegreerd CDR deel, maar gelukkig zijn er enkele App Opmerkingen zoals: xapp224, xapp250, xapp868, ... zeer usuful van CDR toepassingen. Ook kunt u controleren op het internet met Google, is er veel informatie voor u

Hope this helps,
Terug naar boven
Google
AdSense
Google Adsense




Post 06 januari 2009 5:06

Advertenties




Terug naar boven
amitjagtap



Lid geworden: 10 januari 2007
Posts: 124
Geholpen: 6


Post 23 januari 2009 11:53

klok en data recovery


hoi
In sommige FPGA CDR is er. In Xilinx FPGA Klok managers zijn er. U kunt het ontwerp van een eenvoudige clk n data recovery ckt rand met behulp van de detector en de hoge frequentie teller ....
Terug naar boven
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servisch versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> klok en data recovery
Pagina 1 van 1

subj

text

Alle tijden zijn GMT 1 uur
Vergelijkbare onderwerpen:
KLOK EN DATA RECOVERY? (9)
Klok en data recovery (7)
Klok en data recovery circuit (10)
Over klok en data recovery snelheid (4)
Vraag over Clock en Data Recovery, dank je. (3)
Klok en data recovery voor seriële Link (4)
Hoe implimente een CDR (klok en data recovery) circuits. (8)
klok data recovery ....? (5)
Clock Data Recovery (3)
klok data recovery (1)


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS