klok en data recovery

EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Design -> klok en data recovery

Auteur

Bericht

vinod_g

Lid geworden: 29 november 2006
Berichten: 72
Geholpen: 6

30 december 2008 7:10 klok en data recovery

Ik nodig CDR (Klok en data recovery) module. Is het al beschikbaar in FPGA, of we hebben te ontwerpen?

Terug naar boven

ducna

Lid geworden: 19 januari 2006
Berichten: 16

06 januari 2009 5:06 Re: klok en data recovery

Ik ben familar met Xilinx, dus ik heb geen idee voor andere gezinnen, maar ik denk dat ze helemaal hetzelfde. In Xilinx, het is geen geïntegreerd CDR deel, maar gelukkig zijn er enkele App Opmerkingen zoals: xapp224, xapp250, xapp868, ... zeer usuful van CDR toepassingen. Ook kunt u controleren op het internet met Google, is er veel informatie voor u

Hope this helps,

Terug naar boven

Google
AdSense
Google Adsense

06 januari 2009 5:06 Advertenties

Terug naar boven

amitjagtap

Lid geworden: 10 januari 2007
Posts: 124
Geholpen: 6

23 januari 2009 11:53 klok en data recovery

hoi
In sommige FPGA CDR is er. In Xilinx FPGA Klok managers zijn er. U kunt het ontwerp van een eenvoudige clk n data recovery ckt rand met behulp van de detector en de hoge frequentie teller ....

Terug naar boven