elektronica forum

Regels | Recente berichten | onderwerp RSS | Zoeken | Registreer | Inloggen

Daarom moeten wij klok transtion (rand triggering) voor flip-flop


Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digitaal) -> Daarom moeten we klok transtion (rand triggering) voor flip-flop
Auteur Bericht
venkatesankalidass



Lid geworden: 14 juni 2007
Posts: 30
Geholpen: 1


Post 19 december 2007 11:20

Daarom hebben we altijd van toepassing trigger om flip flops


Hello guys,
Daarom moeten we klok rand transtion (hetzij dalen of stijgen) voor het ontwerp van flip-flop
Terug naar boven
lordsathish



Lid geworden: 11 februari 2006
Posts: 268
Geholpen: 28
Locatie: Azië


Post 19 december 2007 11:51

triggering van flip flop


sequentiële schakelingen moeten synchrone ... sine async ckt's hebben een groot aantal problemen zoals rece voorwaarden synchronisatie ckts zijn Preffered over hen ... voor deze synchrone werking rand-triggering wordt gebruikt ...
Terug naar boven
Google
AdSense
Google Adsense




Post 19 december 2007 11:51

Advertenties




Terug naar boven
deepu_s_s



Lid geworden: 24 maart 2007
Berichten: 329
Geholpen: 13


Post 19 december 2007 15:44

triggering van flip-flop


dit is het fundamentele verschil tussen een flip-flop en een grendel.

hang-niveau zijn gevoelig en flip flops zijn rand gevoelig.

Dit maakt de inhoud stabiel te zijn voor hele klok puls in slippers

Corect me als ik fout ben
Terug naar boven
ericyuan



Lid geworden: 08 maart 2006
Berichten: 37
Geholpen: 1


Post 20 december 2007 5:26

triggering van flip-flops


synchroon op hetzelfde moment zullen alle flip-flop worden triged
Terug naar boven
Scott_st



Lid geworden: 30 december 2007
Berichten: 2
Geholpen: 1


Post 30 december 2007 9:17

Daarom moeten we klokken?


hi, hebben l gebruikt cadans instrument, maar gebruikt Synopsys. l zal proberen
Terug naar boven
kanagavel_docs



Lid geworden: 18 augustus 2007
Posts: 40
Geholpen: 7


Post 31 december 2007 4:59

whats de behoefte van de klok puls in flip-flop


Hoi,

Als we geen gebruik maakt van de randen, wanneer de input waarde verandert de uitgang ook accrdingly veranderen. Hierdoor zijn wij verkeerde waarden zullen krijgen voor de afwikkeling van de werkelijke waarde. Het zal onnodig schakelen en vermogensverlies. Dus we zijn het verkleinen van de bemonsterings venster en waarbij de input stabiel. Daarom gebruiken we randen.

Groeten,
Kanags
Terug naar boven
haveidea



Lid geworden: 24 augustus 2006
Berichten: 4
Geholpen: 1


Post 02 januari 2008 2:20

triggering flip flop


Eerst moeten we een aantal gegevens cel te houden. Dat betekent dat we meer nodig dan combinabtion logica.
Ik denk dat het gebruik rand misschien wel de enige manier om gegevens vast te leggen, zelfs voor klink.
Terug naar boven
santuvlsi



Lid geworden: 19 augustus 2007
Berichten: 71
Geholpen: 3


Post 02 januari 2008 7:06

in werking stellen van de flipflop


Beste dude,

Om gegevens moeten we rand trigger, slaan zowel op de positieve rand of neative.

zodat alleen het zal begrijpelijk welke gegevens moeten worden opgeslagen tijdens die bepaalde rand. voornamelijk synchrone gegevens en klok om opgeslagen gegevens

als het niveau senstive passeert alleen de gegevens van i / p om o / p totdat het reamins hoog.

Santu
Terug naar boven
nemolee



Lid geworden: 28 december 2004
Posts: 148
Geholpen: 2


Post 02 januari 2008 11:53

Daarom moeten we klokken


Als we niet DFF gegevens vergrendeling gebruiken, kunnen we niet weten de data te verwerken tijd.
In die aanvraag, we altijd doen wat wiskunde berekening of timing controle.
Als we niet timing aspect gebruiken in onze ontwerpen, is het altijd probleem om echte resultaat.
Terug naar boven
sanjeevvlsi



Lid geworden: 06 december 2007
Berichten: 2


Post 02 januari 2008 15:39

Daarom moeten we klok


We moeten het anders b'coz zij zal optreden als een klink
We moeten zelfs de setup-tijd ook overwegen
Terug naar boven
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servisch versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digitaal) -> Daarom moeten we klok transtion (rand triggering) voor flip-flop
Pagina 1 van 1

subj

text

Alle tijden zijn GMT 1 uur
Vergelijkbare onderwerpen:
D Flip-Flop met Negative-Edge Klok of positief-Edge Klok (5)
Scan ketting met gemengde klok rand flip-flop (8)
Edge Trigger JK Flip Flop (1)
Edge leverde flip flop design (3)
Edge Detect en D Flip Flop van 2:1 Mux (7)
Waarom heet JK flip-flop? (7)
Klok generatie met JK flip flop (3)
Klok en Flip-Flop Design Issues (1)
JK en SR-flip-flop afleiding van D flip flop (2)
noodzaak van het bezit te controleren op een flip flop? (3)


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS