Synchrone en asynchrone design in SOC ontmoeting

EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digitaal) -> synchrone en asynchrone design in SOC ontmoeting

Auteur

Bericht

vlsitechnology

Lid geworden: 01 november 2007
Posts: 262
Geholpen: 6

06 november 2007 20:47 Synchrone en asynchrone design in SOC ontmoeting

Wat is het verschil tussen synchrone en asynchrone ontwerp

Als we twee klokken in synchrone ontwerpen dan zal er een kans dat mijn scheef niet zal het ontwerp eisen te voldoen na het doen van de optimalisatie ook dan op dat moment SHD hoe optimaliseer ik het ontwerp?
kan iemand me uitleggen?

Terug naar boven

Google
AdSense
Google Adsense

06 november 2007 20:47 Advertenties

Terug naar boven

Gliss

Lid geworden: 23 april 2005
Posts: 668
Geholpen: 61
Locatie: Boston

06 november 2007 21:40 Synchrone en asynchrone design in SOC ontmoeting

Synchrone systemen worden aangedreven door klok netwerken. Asynchronous daarvan zijn niet. SOC heeft geautomatiseerde hulpmiddelen voor timing analyzis en optimalisatie. U kunt deze hulpprogramma's op verschillende punten in de stroom. Na de klok boom synthese kunt optimalisatie uitvoeren zoals bewegende blokken rondom en het veranderen / toevoegen klok buffers.

Bijvoorbeeld, als er te veel scew, kunt u deze vervangen en omleiden van het ontwerp, veranderen de klok boom regeling, gebruiken verschillende buffers / etc. Wanneer u deze optimalisatie bent u eventueel gebruik van meer ruimte en meer vermogen,

Ook de meeste goede ASIC bibliotheken twee keer van buffers, een voor algemeen gebruik en een specifiek voor klok signalen, onder meer zorg ervoor dat u met behulp van de geschikt zijn.

Terug naar boven