Regels | Recent posts | onderwerp RSS | Zoeken | Registreren | Aanmelden

Hoe implimente een CDR (klok en data recovery) circuits.



Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> Hoe te implimente een CDR (klok en data recovery) circuits.
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servische versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Auteur Bericht
dd2001



Lid geworden: 14 april 2002
Posts: 282


Post 18 juli 2002 0:31 Hoe implimente een CDR (klok en data recovery) circuits.

Een weet dat dit onderwerp? Ik weet aready PLL, maar hoe te passen PLL aan het?
Terug naar boven
View user's profile
shell3



Lid geworden: 28 maart 2002
Posts: 36


Post 18 juli 2002 3:55

In principe moeten de PLL wordt gebruikt voor het regenereren van de klok uit de gegevens
stromen. De klok is in overeenstemming gebracht met het centrum van de gegevens patern,
zodat de gegevens kunnen worden deserialised. De gegevens worden doorgaans gescramblede
te verzekeren is er een minimale overgangen per eenheid van tijd te houden
de PLL vergrendeld.

Als u een zoekopdracht voor SONET OC12 onderdelen vindt u een veel
van doc relatieve aan CDR.
Terug naar boven
View user's profile
VSOP



Lid geworden: 24 augustus 2001
Posts: 54
Locatie: Oost


Post 19 juli 2002 20:18

Ik ben niet zeker of dit is wat je wilt.
Terug naar boven
View user's profile
VSOP



Lid geworden: 24 augustus 2001
Posts: 54
Locatie: Oost


Post 19 juli 2002 20:21

sorry, een vergissing!
Terug naar boven
View user's profile
VSOP



Lid geworden: 24 augustus 2001
Posts: 54
Locatie: Oost


Post 19 juli 2002 20:23

en de codes!
Terug naar boven
View user's profile
Google
AdSense





Post 19 juli 2002 20:23 advertenties



Terug naar boven
dd2001



Lid geworden: 14 april 2002
Posts: 282


Post 19 juli 2002 22:12 Bedankt beide pf shell3 en VSOP.

BeschaamdBeschaamdBeschaamdBeschaamdBeschaamd
Terug naar boven
View user's profile
andy2000a



Lid geworden: 18 juli 2001
Posts: 756
Geholpen: 7


Post 13 Sep 2002 12:11 gebruik multi fase klok selecteren gegevens

gebruik multi fase klok, en kies dan "rechts" klok te passen "instelscherm tijd"
gebruikelijke laten "bemonstering clk in het midden van" in_data ""
Terug naar boven
View user's profile
layes2



Lid geworden: 03 december 2004
Posts: 346
Geholpen: 5


Post 18 mei 2005 9:09 Re: How to implimente een CDR (klok en data recovery) circui

cdr
youcan gebruik PLL
of dll
oversample
of
* n snelheid klok
Terug naar boven
View user's profile
power-twq



Lid geworden: 10 juni 2005
Posts: 374
Geholpen: 3


Post 14 juni 2005 5:33 Re: How to implimente een CDR (klok en data recovery) circui

u kunt gebruiken PLL (met een ring OSC voor VCO) voor het genereren van meerdere klokken

met een verschillende fase (bijvoorbeeld 0, 45, 90, 135, 180, 225, 270, 315),

Gebruik vervolgens een algoritme te selecteren geschikte fase klok te gebruiken.




dd2001 schreef:
Een weet dat dit onderwerp? Ik weet aready PLL, maar hoe te passen PLL aan het?
Terug naar boven
View user's profile
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> Hoe te implimente een CDR (klok en data recovery) circuits.
Pagina 1 van 1 Alle tijden zijn GMT 2 Hours


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS