elektronica forum

Regels | Recente berichten | onderwerp RSS | Zoeken | Registreer | Inloggen

Wat houdt "ECL", "CML", "LVDS",


Post new topic Reply to topic EDAboard.com Forum Index -> Analoog IC Design & Layout -> Wat houdt "ECL", "CML", "LVDS",
Auteur Bericht
knack



Lid geworden: 25 februari 2007
Posts: 45
Geholpen: 2
Locatie: Oostenrijk


Post 15 maart 2007 23:45

cml LVDS


Hoi

Soms zie dat ppl gebruik CML circuit te doen ... bla bla .. en het gebruik LVDS vanwege ... bla bla ... en ECL ....

Welke catigory of tak van de wetenschap behoren tot deze termen?

Ik denk dat dit zijn sommige soorten van I / O interface standaarden (niet zeker en moet worden gecorrigeerd als ik me vergis) ..

Ik wil meer weten over hen .. Dus, wat moet ik lezen of zoek?

Ik ging het ontwerpen van een hoge frequentie en een grote deler teller .. wie van hen moet ik gebruiken en waarom?

C / CTS en adv. / nadelen van elk .....

Geef me nuttig materiaal over hen ...

for help .. Zeer grote dank u allen voor hulp ..

Groeten,
- Knack
Terug naar boven
ieropsaltic



Geworden: 25 september 2006
Posts: 205
Geholpen: 44


Post 16 maart 2007 12:00

LVDS cml ECL vergelijken


ECL staat voor Emitter Coupled Logic. Het is een hoge snelheid logica familie omdat transistoren nooit mogen verzadigen. De structuur is zeer vergelijkbaar met de analoge differentiële versterkers.

CML staat voor Current Mode Logic. Het is een andere hoge snelheid logica familie vergelijkbaar met ECL behalve dat een gezin wordt gebufferd op de uitgang, terwijl de andere niet.

LVDS staat voor Low Voltage Differential Signaling. Deze logica familie maakt gebruik van differentiële signalen van ongeveer 700mV tot 0s en 1s vertegenwoordigen.

Voor hoge snelheid scheidingswand. Ik denk dat de meest voorkomende logische families zijn CML of Dynamische logica.
Terug naar boven
srieda



Lid geworden: 24 december 2006
Posts: 163
Geholpen: 17
Locatie: India


Post 27 maart 2007 12:02

cml circuit wikipedia


LVDS - Low Voltage Differential signalering wordt gebruikt bij de overdracht van gegevens tussen chips. LVDS maakt gebruik van signalen met schommels van ongeveer 50mV - 400mV bij zeer hoge frequenties. Dit wordt meestal gebruikt voor snelle communicatie.
LVDS bestuurders en decoders nog een andere belangrijke specificatie in de common-mode voltage niveau van de signalen. De common-mode varieert tov het gedefinieerde protocol en de spanning op, die de kern werkt.

Om meer te weten over LVDS uitvoering, kunt u mij bericht.
Ik stel voor dat u begint met het lezen van LVDS modellering en vervolgens in LVDS chauffeurs. Gebruik Google om te zoeken naar artikelen op deze.
Terug naar boven
rfmw



Lid geworden: 10 mei 2001
Posts: 520
Geholpen: 38


Post 27 maart 2007 12:25

Re: Wat houdt "ECL", "CML", "LVDS &


"Ik wilde het ontwerpen van een hoge frequentie en grote deler counter"

Definieer welke frequenties zijn we het hier over ...
Terug naar boven
srieda



Lid geworden: 24 december 2006
Posts: 163
Geholpen: 17
Locatie: India


Post 27 maart 2007 13:01

Re: Wat houdt "ECL", "CML", "LVDS &


Ik heb met succes gewerkt aan LVDS chauffeurs tot 2GHz op 130nm. Het hangt af van de technologie ook.
Terug naar boven
ahmad_abdulghany



Geworden: 12 april 2005
Posts: 1369
Geholpen: 212
Locatie: Cairo, Egypte


Post 30 maart 2009 8:43

Wat houdt "ECL", "CML", "LVDS",


Als u gezocht voor een aantal IEEE papieren, geef me links en ik zal ze krijgen voor u!
Terug naar boven
Google
AdSense
Google Adsense




Post 30 maart 2009 8:43

Advertenties




Terug naar boven
xulfee



Lid geworden: 27 mei 2008
Posts: 434
Geholpen: 32
Locatie: Pakistan


Post 31 maart 2009 6:20

Wat houdt "ECL", "CML", "LVDS",


ECL is emitter gekoppelde logica

Toegevoegd na 2 minuten:

Low-Voltage Differential Signaling of LVDS, is een elektrisch signaal dat kan draaien op zeer hoge snelheden over goedkope twisted-pair koperen kabels. Het werd geïntroduceerd in 1994 en is sindsdien zeer populair geworden in computers, waar het deel uitmaakt van zeer hoge snelheid van netwerken en computersystemen bussen.

Toegevoegd na 1 minuten:

http://en.wikipedia.org/wiki/Current_mode_logic
Terug naar boven
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servisch versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Post new topic Reply to topic EDAboard.com Forum Index -> Analoog IC Design & Layout -> Wat houdt "ECL", "CML", "LVDS",
Pagina 1 van 1

subj

text

Alle tijden zijn GMT 1 uur
Vergelijkbare onderwerpen:
Wat is het verschil voor "UGBW" en "GBW"? (1)
Wat is 'soft start' en 'dode tijd' van (5)
run "hspice" & "hspice64" ... wat (3)
Wat is de component "SMN2", "SMP2" een (2)
Wat is "koppeling" en "ontkoppeling" (7)
hoe kan meten "macht" en "SK" voor ant (4)
wilde """"" golfgeleider E-vliegtuig gefilterd (2)
Illegale via ( "tsmc18rf" "M1_POLY1" "(1)
P & R met slechts "LEF" bestand en NO "lib" (4)
Is de gemiddelde "Class AB" & "Push-pull" (6)


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS