Regels | Recente berichten | onderwerp RSS | Zoeken | Registreer | Inloggen

vouwen Verilog ( "begin" - "end") code in G


Post new topic Reply to topic EDAboard.com Forum Index -> Elektronische Elementaire vragen -> vouwen Verilog ( "begin" - "einde")-code in G
Auteur Bericht
davyzhu



Lid geworden: 23 mei 2004
Posts: 521
Geholpen: 3
Locatie: oosters


Post 14 september 2006 16:28

vouwen Verilog ( "begin" - "end") code in G


Hi all,

Ik wil vouwen Verilog-code in gvim.

De Verilog-code clausule is "begin" - "einde" pair. Is er een tutorial over hoe de vouwen in GVim gebruiken? En heeft GVim ondersteuning "begin" - "einde" pair vouwen? Bedankt!

BTW, mijn GVim versie is 6.2.

Met vriendelijke groet,
Davy
Terug naar boven
Google
AdSense
Google Adsense




Post 14 september 2006 16:28

Advertenties




Terug naar boven
Harmasha



Lid geworden: 03 januari 2006
Berichten: 72
Geholpen: 4


Post 15 september 2006 18:33

Re: vouwen Verilog ( "begin" - "einde") code


Hoi,
kunt u lcarify wat is vouwen?

(Ervan uitgaande dat het openen van een beginnen en correct te sluiten met een overeenkomstige einde, dan
De gvim controles slechts haakjes vouwen.
Je moet de ontwikkeling van een codering van uw eigen ethiek om dit te controleren out.
Een manier is van plan.
beginnen
xxxx
xxxx
if (xxx)
beginnen
yyyy
yyyy
eindigen
anders
beginnen
zzz
zzz
eindigen
xxxx
xxxx
eindigen

Ik hoop dat je gewist.)
Terug naar boven
Arabische versie Bulgaarse versie Catalaanse versie Tsjechische versie Deense versie Duitse versie Griekse versie Engels versie Spaanse versie Finse versie Franse versie Hindi versie Kroatische versie Indonesische versie Italiaanse versie Hebreeuwse versie Japanse versie Koreaanse versie Litouwse versie Letse versie Nederlandse versie Noorse versie Poolse versie Portugese versie Roemeense versie Russische versie Slowaakse versie Sloveense versie Servisch versie Zweedse versie Tagalog versie Oekraïense versie Vietnamese versie Chinese versie
Post new topic Reply to topic EDAboard.com Forum Index -> Elektronische Elementaire vragen -> vouwen Verilog ( "begin" - "einde")-code in G
Pagina 1 van 1 Alle tijden zijn GMT 2 uur
Vergelijkbare onderwerpen:
wilde """"" golfgeleider E-vliegtuig gefilterd (2)
verilog code voor weergave "Hello" op 16 * 2 LCD displ (4)
Illegale via ( "tsmc18rf" "M1_POLY1" "(1)
Beste manier om te gaan van VHDL naar "System Verilog" / "(3)
Power Supply ( "4 draden 3 fase" naar "5V") (1)
"Actief" of "passieve" filter in PLL desi (7)
Wat is 'soft start' en 'dode tijd' van (5)
"verpakt" en "uitgepakt" in radix Gesprek (1)
**** POLL *** "" TOP NIVEAU DUMMY VULLEN "" (1)
* ATTENTIE: "RF" & "Antennes" topic (16)


Misbruik | | Administrator | | Moderatoren | | Steun ons | | sitemap
onderwerp RSS