| Auteur | Bericht |
|---|
tigerajs
Lid geworden: 08 februari 2006
Posts: 30
|  20 feb 2006 3:17 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | plz help me |
|
| Terug naar boven | |
 |
aravind
Lid geworden: 29 juni 2004
Posts: 589
Geholpen: 23
Locatie: India
| | 20 feb 2006 3:40 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| Het is duim regel dient u geen gebruik van a = # 5 b;
u kunt gebruiken # 5: a = b;
omdat het blokkeren verklaring.
1.it blokken ter waarde van 5 sec en geef het aan een
2.a = b waarde gebeuren na 5 sec.
simillary voor niet-blokkerende verklaring zijn omgekeerd
u moet volgen een <= # 5b
omdat het wont blok overeenkomstige verklaringen |
|
| Terug naar boven | |
|
jarodz
Lid geworden: 12 maart 2005
Posts: 100
Geholpen: 14
| | 20 feb 2006 6:43 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| A. # 5: a = b, na 5 keer eenheid, simulator uitvoeren toewijzen waarde van B naar A.
B. A = # 5 b, wanneer simulator voeren deze verklaring,
houden van de actuele waarde van b en vervolgens toewijzen keeped deze waarde op een na 5 keer eenheid.
Het is hetzelfde met "<=".
Met vriendelijke groet,
Jarod |
|
| Terug naar boven | |
|
nand_gates
Lid geworden: 19 juli 2004
Posts: 908
Geholpen: 120
| | 20 feb 2006 8:32 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| Dit zijn de manieren om een model vervoer vertraging en inertiële vertraging in verilog simulator.
Als ur vertrouwd zijn met VHDL krijg je het!
Ik ga ervan uit tijdsbestek als 1ns
# 1 a <= b / / Deze modellen vervoer vertraging B zal verschijnen op 'een' na 1 ns
a <= # 1 b / / Deze modellen inertiële vertraging 'a' volgt 'b' na 1 ns vertraging in additin bij deze
elke puls <1ns krijgt filter op 'a'
Plaese zie de link hieronder voor VHDL!
http://www.gmvhdl.com/delay.htm |
|
| Terug naar boven | |
|
novise
Lid geworden: 14 februari 2006
Posts: 12
| | 20 feb 2006 16:38 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | wanneer # 1a <= b wordt gebruikt ter (t) is een op het tijdstip t 1, aan de andere kant, wanneer een <= # 1b wordt gebruikt ter (t 1) is toegewezen aan een op het tijdstip t 1 |
|
| Terug naar boven | |
|
rsjgs
Lid geworden: 14 februari 2006
Posts: 10
| | 26 feb 2006 19:37 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | het verschil is dat in het eerste geval is de evaluatie van de RHS plaatsvindt onmiddellijk opdracht, maar na 1 ns. In het tweede geval evaluatie zelf gedaan na 1 ns |
|
| Terug naar boven | |
|
darylz
Lid geworden: 24 maart 2005
Posts: 132
Geholpen: 4
| | 27 feb 2006 3:21 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | dat nand_gates gezegd uittreksel! |
|
| Terug naar boven | |
|
bracketx
Lid geworden: 11 januari 2006
Posts: 12
| | 28 feb 2006 13:20 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | hehe, er is meer uitleg. |
|
| Terug naar boven | |
|
positive_edge
Lid geworden: 13 februari 2006
Posten: 6
| | 01 maart 2006 20:12 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| 1)
# 1 a <= b
Evaluatie van de opdracht wordt vertraagd door de timing controle.
RHS expressie geëvalueerd.
Opdracht is gepland dwz <--- b (t 1)
2) a <= # 1 b
RHS expressie geëvalueerd.
Opdracht wordt vertraagd door de timing controle en is gepland aan het eind van de wachtrij.
Flow blijft over.
een <- b simulatie op tijdstip t 1 |
|
| Terug naar boven | |
|
AlexWan
Lid geworden: 26 december 2003
Posts: 305
Geholpen: 6
| | 02 maart 2006 9:44 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| 1 # N a <= b
Het toevoegen van vertragingen aan de linkse kant (linkerschaal) van nonblocking opdrachten met model combinatievormen logica is gebrekkig.
| Code: |
module adder_t2 (CO, som, A, B, CI);
co-uitgang;
output [3:0] som;
input [3:0] a, b;
input ci;
reg-co;
reg [3:0] som;
altijd @ (a of b of CI)
# 12 (co, som) <= a b ci;
endmodule
|
Als het een input veranderingen op het moment 15, dan als de a, b en ci-ingangen alle veranderingen tijdens de volgende 9ns, de resultaten zullen worden bijgewerkt met de laatste waarden van a, b en ci. Deze modellering stijl toegestaan de ci-ingang te propageren een waarde gelijk aan de som en voeren uitgangen na slechts 3ns in plaats van de vereiste 12ns propagation vertraging.
Dus geen plaats vertragingen op de linkerschaal van nonblocking opdrachten met model combinatievormen logica. Dit is een slechte codering stijl.
Elke jongens kan het meer in detail inforamtion van Clifford E. Cummings kranten. [/ Code] |
|
| Terug naar boven | |
|
Weng
Lid geworden: 13 januari 2006
Posts: 32
| | 03 maart 2006 20:01 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| Heeft deze afscherming en nonblocking opdracht afspiegeling van de werkelijke circuit?
Kan iemand een voorbeeld code? |
|
| Terug naar boven | |
|
Vonn
Lid geworden: 06 oktober 2002
Posts: 254
Geholpen: 2
| | 06 maart 2006 2:25 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| zeker wel ... Hier is een voorbeeld:
Als u in uw proces:
a = 1;
b = a;
c = b;
Blokkeren van deze opdracht zijn: a = b = c = 1 en de gegenereerde route zal een 3 buffers aangesloten op elkaars
1 --- [buffer ]---> een --- [buffer ]---> b --- [buffer ]---> c
terwijl als je het gebruik van niet-blokkeren
a <= 1;
b <= a;
c <= b;
dit is Nonblocking opdracht dat betekent:
a = 1
b = oude waarde van een
c = de oude waarde van b
en de werkelijke circuit zal f / f in plaats van buffers
1 --- [f / f ]---> een --- [f / f ]---> b --- [f / f ]---> c |
|
| Terug naar boven | |
|
yuenkit
Lid geworden: 20 januari 2005
Posts: 110
Geholpen: 5
| | 10 maart 2006 10:21 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | transport vertraging en inertiële vertraging |
|
| Terug naar boven | |
|
Weng
Lid geworden: 13 januari 2006
Posts: 32
| | 14 maart 2006 3:41 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | Citaat: | Heeft deze afscherming en nonblocking opdracht afspiegeling van de werkelijke circuit?
Kan iemand een voorbeeld code?
|
Het spijt me dat ik niet in mijn vraag duidelijk.
Wat ik wilde vragen is of deze blokkering en nonblocking opdrachten met vertragingen afspiegeling van de daadwerkelijke route. Hoe verhouden de vertragingen in beide opdrachten te synthetiseren circuit? |
|
| Terug naar boven | |
|
shiv_emf
Lid geworden: 31 augustus 2005
Posts: 641
Geholpen: 16
| | 09 Sep 2006 18:18 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | Vonn heeft gegeven mooi voorbeeld! kan ik het gebruiken voor het ontwerpen verschuiving registreren? / |
|
| Terug naar boven | |
|
archillios
Lid geworden: 29 juni 2005
Posts: 97
Geholpen: 4
| | 12 Sep 2006 16:53 Re: wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| AlexWan is gelijk, dat is een slechte stijl van coderen wanneer gebruikt in combinatievormen logica modellering. Bedankt voor Alex!
zie de onderstaande code:
/ *
slechte codering stijl voorbeeld
* /
module adder_t2 (CO, som, A, B, CI);
co-uitgang;
output [3:0] som;
input [3:0] a, b;
input ci;
reg-co;
reg [3:0] som;
altijd @ (a of b of CI)
# 12 (co, som) <= a b ci / / slecht niet-blok opdracht vertraging codering stijl
endmodule
module tb;
reg [3:0] a, b;
reg-ci;
wire [3:0] som;
draad co;
adder_t2 dut (. CO (CO),. som (som),. bis (a). b (b),. CI (CI));
aanvankelijke
beginnen
# 0 (A, B, CI = () 4'h1, 4'h1, 1'h0);
# 50;
# 11 (A, B, CI = () 4'h2, 4'h5, 1'h1);
# 5 (A, B, CI = () 4'he, 4'h0, 1'h1);
# 9 (A, B, CI = () 4'h5, 4'h1, 1'h0);
# 50;
$ display ( "goede nacht");
$ stoppen;
eindigen
endmodule
/////////////////////////////////////////
onverwacht gedrag zal worden gezien.
na de A / B / CI is veranderd, de (co, som) <= a b CI; is gepland op 12 tijdseenheid later, vóór de tijd is gekomen, elke wijziging van de a / b / ci zal het effect ( co, som), zodat de vertraging niet # 12. |
|
| Terug naar boven | |
|
foster_cn
Lid geworden: 14 januari 2003
Posts: 74
Geholpen: 2
| | 14 sep 2006 7:06 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | doet de # 1 in een <= # 1 b: de overgang Flipflop tijd? |
|
| Terug naar boven | |
|
darylz
Lid geworden: 24 maart 2005
Posts: 132
Geholpen: 4
| | 14 sep 2006 7:13 wat is het verschil tussen de # 1 a <= b en a <= # 1 b | | |
|
| | de opdracht volgorde is anders! |
|
| Terug naar boven | |
|
