| Auteur | Bericht |
|---|
Alles Gute
Lid geworden: 04 december 2003
Posts: 142
Geholpen: 5
|  29 januari 2006 15:52 50 recht verdelen 1 / 3 | | |
|
| | Hoe krijg ik een 1 / 3 duty cycle klok van een 50% duty cycle klok? |
|
| Terug naar boven | |
 |
v_c
Geworden: 11 oktober 2005
Posts: 468
Geholpen: 84
| 29 januari 2006 16:52 hoe cd4059 programma | | |
|
| Eerst neemt de belasting van 50% signaal en vertraging het (met behulp van slechts voortplantingsvertragingstijd van hekken of het gebruik van RC-circuit). Vervolgens neemt u de belasting van 50% signaal en het vertraagde signaal en zet ze in een AND-poort. Het resultaat moet een puls met een duty cycle van <50%. De truc is om de juiste R plukken en C-waarden om u de juiste vertraging. Dit hangt af van wat de frequentie van uw duty cycle klok. U moet de weerstand een potentiometer, zodat u kunt verfijnen het.
Nu, wat ik hierboven beschreven is een zeer ruwe open-lus oplossing. Hoe nauwkeurig is de 30% moeten worden?
Met vriendelijke groet,
 |
|
| Terug naar boven | |
|
VSMVDD
Lid geworden: 12 juni 2005
Posts: 558
Geholpen: 55
| 29 januari 2006 17:14 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| gebruik maken van een CD4059 of 74HCT4059 dan kunt u het programma nauwkeurige verdeling
om exacte merk ruimte nodig
zelfs met behulp van een micro op de jam-ingangen
Ik denk dat bovenstaande methode is te rought |
|
| Terug naar boven | |
|
pthoppay
Lid geworden: 06 november 2005
Berichten: 81
Geholpen: 5
| 29 januari 2006 19:32 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| Als u wilt implementeren in IC vervolgens te gebruiken als buffer vertraging elementen, waar u de controle door de grootte van uw vertraging.
Prakash. |
|
| Terug naar boven | |
|
v_c
Geworden: 11 oktober 2005
Posts: 468
Geholpen: 84
| 29 januari 2006 19:34 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| VSMVDD - Ik ben het met je. Zoals ik al zei, de mijne is een zeer ruwe oplossing die ik heb gebruikt in het verleden, toen had ik niet alle onderdelen voor een goed ontwerp. Het is een "quick and dirty" oplossing.
Met vriendelijke groet,
v_c |
|
| Terug naar boven | |
|
Alles Gute
Lid geworden: 04 december 2003
Posts: 142
Geholpen: 5
| 29 januari 2006 19:58 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| | v_c wrote: | Eerst neemt de belasting van 50% signaal en vertraging het (met behulp van slechts voortplantingsvertragingstijd van hekken of het gebruik van RC-circuit). Vervolgens neemt u de belasting van 50% signaal en het vertraagde signaal en zet ze in een AND-poort. Het resultaat moet een puls met een duty cycle van <50%. De truc is om de juiste R plukken en C-waarden om u de juiste vertraging. Dit hangt af van wat de frequentie van uw duty cycle klok. U moet de weerstand een potentiometer, zodat u kunt verfijnen het.
Nu, wat ik hierboven beschreven is een zeer ruwe open-lus oplossing. Hoe nauwkeurig is de 30% moeten worden?
Met vriendelijke groet,
|
"gebruik een CD4059 of 74HCT4059" bedoel je gebruik frequentie divider? Net als met behulp van een divider-by-3 frequency divider? Ja, op deze manier kunnen we 1 / 3 duty cycle klok, maar op 3-maal lagere frequentie.
Mijn belangrijkste eis is niet verhogen de klok jitter te veel. |
|
| Terug naar boven | |
|
Artem
Lid geworden: 22 mei 2003
Posts: 1652
Geholpen: 91
Locatie: Turan
| 29 januari 2006 20:25 Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| Het is niet mogelijk om 1 / 3 krijgen zonder passives of een soort van PLL of plicht meting. Want het is niet mogelijk om stijgen of dalen tijd zonder verwerking van de volledige signaal periode beheren. Natuurlijk kunt u het ontwerpen van een vertraging circuit. Het is kwestie van dingen die deze inspanningen verdient.
Maar je kunt krijgen 1 / 3 recht voor tweemaal lagere frequentie dan uw input frequentie:
uittreksel ingangssignaal verhogen en de val van vertraging circuit (betekent dat je het dubbele van de frequentie, het recht niet belangrijk is op dit moment), en het aanbod verdubbelde frequentie synchrone teller. Vervolgens sluit counter's div / 2 en div / 4 uitgangen met AND. Aan de uitgang van de EN's krijgt u nodig plicht zonder jitter. I dont remember chip-id's, maar het is makkelijk om ze te lokaliseren.
Teller moet synchroon, anders is het mogelijk om ongewenste pieken krijgen op en output. |
|
| Terug naar boven | |
|
VSMVDD
Lid geworden: 12 juni 2005
Posts: 558
Geholpen: 55
| 29 januari 2006 22:14 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| / n verdeelt de input frequentie / ratio
door factoren van n
dus het is gemakkelijk mogelijk alleen met behulp van een / n
een PLL is een / n teller toch als een 4059 die ook kan worden gebruikt als onderdeel van de PLL
zodat uw recht en zo ben ik
echter Arent passieve elementen die nodig zijn om te delen met 50% plicht om naar de benodigde ruimte merk
en deze output van een 4059 zal ongelooflijk stabiel en volledig verstelbaar in 1% of beter stappen
dus gewoon veranderen van de frequentie
alleen het merk naar de ruimte
Bijgevoegd is de plannen die ik online gevonden voor een brandstof op basis van water-gas-generator
i herwerkte het en gebruikt het circuit als een galvanische eenheid
Het werkt erg goed bij deze job
inderdaad
youll zie beide methoden worden gebruikt met behulp van een 555 timer om zowel de frequentie en de PWM-uitgangen te krijgen voor een dubbele uitgang golfvorm
de basis freq loopt lage @ 100 Hz - 10 kHz het bovenste PWM-uitgang is volledig programmeerbaar met behulp van een 4059
hoewel voor uw werk u
met behulp van de 555 op eigen is enought
kunt u de Proteus VSM demo vanaf daar site
www.labcenter.co.uk
of het ook wordt geopend in de lite-versie
vanaf v6.6 SP3 vanaf
|
|
| Terug naar boven | |
|
Davood Amerion
Geworden: de 01 maart 2005
Posts: 589
Geholpen: 90
Locatie: Perzië
| 30 januari 2006 8:38 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| Alles Gute;
u zei:
| Quote: | | "Mijn belangrijkste eis is niet verhogen van de klok jitter te veel." |
en u dont genoemde frequentiebereik, en als het is vast of variabel!
anyway;
als uitgangsfrequentie is variabel enige manier is met behulp van PLL (en het gebruik van delen door 3 divider).
welke is het meest belangrijk? jitterfree of 1/3division nauwkeurigheid?
als timming nauwkeurigheid is zeer belangrijk dat u kunt gebruiken PLL
anders als u jitter gratis uitgang wilt, kunt u gebruik maken van passieve methode.
ook voor hoge frequentie kunt u enkele omvormer buffer te gebruiken voor het genereren van benodigde vertraging.
Groeten,
Davood. |
|
| Terug naar boven | |
|
Alles Gute
Lid geworden: 04 december 2003
Posts: 142
Geholpen: 5
| 30 januari 2006 20:05 Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| | Ik dank u allen voor het antwoord. Voor mijn taak, lage jitter is mijn prioriteit, hij heeft geen behoefte aan een zeer nauwkeurige 1 / 3 duty cycle, een ongeveer 1 / 3 is genoeg. De frequentie kan worden variabel. Dus ik denk dat gebruik van een verdeler-by-3 frequency divider is de eenvoudigste manier. (hoewel, het kost meer kracht sinds 3-maal hogere frequentie wordt gebruikt.) |
|
| Terug naar boven | |
|
VVV
Lid geworden: 26 november 2004
Posts: 1584
Geholpen: 290
| 31 januari 2006 2:03 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| Gebruik een kloof door 3 en je krijgt 1 / 3 DC, uitgaande van een frequentie van drie keer zo hoog. Een enkele FF pakket is genoeg.
Neem een kijkje op dit circuit. |
|
| Terug naar boven | |
|
Google
AdSense
| 31 januari 2006 2:03 Advertenties | | |
|
|
|
|
| Terug naar boven | |
|
montage2000
Lid geworden: 07 januari 2006
Berichten: 39
Geholpen: 3
| 31 januari 2006 15:36 Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| | rechtstreeks krijgen het moeilijk is, omdat steeds perfect vertraging is niet een eenvoudig ding, andere manier kan via PLL of DLL |
|
| Terug naar boven | |
|
Cretu
Geworden: 12 november 2003
Posts: 141
Geholpen: 4
| 04 februari 2006 10:41 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| | Het kan helpen om alles in het werk differentiële en CML. u krijgt een lagere jitter |
|
| Terug naar boven | |
|
gordonlear
Geworden: 29 september 2004
Berichten: 3
| 06 februari 2006 5:01 Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| | en ontvang 5 keer? |
|
| Terug naar boven | |
|
asic_ant
Lid geworden: 07 maart 2006
Posts: 198
Geholpen: 5
Locatie: Nanjing
| 07 maart 2006 9:50 Re: Hoe krijg ik 1 / 3 duty cycle van 50% duty cycle klok? | | |
|
| Ik heb sommige materialen voor u
|
|
| Terug naar boven | |
|
